Verifikace nástrojů pro protokol FrameLink v SystemVerilogu
| but.committee | cs | |
| but.defence | cs | |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Puš, Viktor | cs |
| dc.contributor.author | Santa, Marek | cs |
| dc.contributor.referee | Martínek, Tomáš | cs |
| dc.date.accessioned | 2019-06-14T10:51:23Z | |
| dc.date.available | 2019-06-14T10:51:23Z | |
| dc.date.created | 2009 | cs |
| dc.description.abstract | Vyhnout se chybám při vývoji číslicových systémů je téměř nemožné. Přitom brzké odhalení takových chyb pomáha šetřit čas i peníze. Tato práce se zabývá funkční verifikací různých nástrojů na spracování dat. Nejdřív jsou diskutovány principy a postupy funkční verifikace, následně je vytvořen návrh a implementace verifikačního prostředí v jazyce SystemVerilog. Na závěr jsou shrnuty výsledky verifikace. | cs |
| dc.description.abstract | In the development process of digital circuits, it is often not possible to avoid introducing errors into systems that are being developed. Early detection of such errors saves money and time. This thesis deals with functional verification of various data processing components. General functional verification principles and practices are discussed and design and implementation of a SystemVerilog verification environment is described in detail. The verification results are summarized and evaluated. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | SANTA, M. Verifikace nástrojů pro protokol FrameLink v SystemVerilogu [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009. | cs |
| dc.identifier.other | 25725 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/54682 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | verifikace | cs |
| dc.subject | SystemVerilog | cs |
| dc.subject | FrameLink | cs |
| dc.subject | verification | en |
| dc.subject | SystemVerilog | en |
| dc.subject | FrameLink | en |
| dc.title | Verifikace nástrojů pro protokol FrameLink v SystemVerilogu | cs |
| dc.title.alternative | SystemVerilog Verification of FrameLink Protocol Tools | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2009-06-19 | cs |
| dcterms.modified | 2020-05-09-23:41:17 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 25725 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2020.05.10 02:14:57 | en |
| sync.item.modts | 2020.05.10 01:42:22 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |