Analýza USB rozhraní
Loading...
Date
Authors
Zošiak, Dušan
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
ORCID
Abstract
Tato práce je zaměřena na zpracování a analýzu USB komunikačního protokolu a implementace jeho jednotlivých částí do FPGA obvodu s využitím programovacího jazyka VHDL. Ve finální podobě by měla práce představovat souhrnný a ucelený dokument popisující principy USB rozhraní a jeho komunikace doplněných praktickým návrhem v jazyce VHDL, který by byl schopen převést data do USB.
Tato práce je zaměřena na zpracování a analýzu USB komunikačního protokolu a implementace jeho jednotlivých částí do FPGA obvodu s využitím programovacího jazyka VHDL. Ve finální podobě by měla práce představovat souhrnný a ucelený dokument popisující principy USB rozhraní a jeho komunikace doplněných praktickým návrhem v jazyce VHDL, který by byl schopen převést data do USB.
Tato práce je zaměřena na zpracování a analýzu USB komunikačního protokolu a implementace jeho jednotlivých částí do FPGA obvodu s využitím programovacího jazyka VHDL. Ve finální podobě by měla práce představovat souhrnný a ucelený dokument popisující principy USB rozhraní a jeho komunikace doplněných praktickým návrhem v jazyce VHDL, který by byl schopen převést data do USB.
Description
Keywords
USB , Univerzální sériová sběrnice , přenos dat , datové pakety , zpracování dát , USB komunikace , implementace , VHDL , FPGA , ASIC , USB , Universal serial bus , data transfer , data packets , data handling , USB communication , implementation , FPGA , VHDL , ASIC
Citation
ZOŠIAK, D. Analýza USB rozhraní [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2009.
Document type
Document version
Date of access to the full text
Language of document
sk
Study field
Mikroelektronika
Comittee
doc. Ing. Pavel Legát, CSc. (předseda)
RNDr. Ladislav Mareček, CSc. (místopředseda)
Ing. Daniel Bečvář, Ph.D. (člen)
doc. Ing. Pavel Šteffan, Ph.D. (člen)
doc. Ing. Jiří Vaněk, Ph.D. (člen)
Date of acceptance
2009-06-08
Defence
Prováděl jste při návrhu USB rozhraní statickou časovou analýzu? Jaké maximální rychlosti jste dosáhl?
Existují hotové SOFT IP cores USB rozhraní pro obvody FPGA a zákaznické obvody ASIC? Je dostupné IP core USB rozhraní např. pro technologii AMIS CMOS 0.35um (I3T)?
Dokázal by jste odhadnout, jak velkého pokrytí (test coverage) jste dosáhl při testování USB rozhraní?
Result of defence
práce byla úspěšně obhájena