Algoritmy souběžného technického a programového návrhu

Abstract

Tento diplomový projekt se zabývá souběžným návrhem programového a technického vybavení vestavěných systémů. Zahrnuje jednak obecný popis celého tohoto procesu , jednak je tento postup ilustrován na návrhu, simulaci a implementaci FIR filtru. Je zde obsažen také popis návrhového programu Polis a simulačního systému Ptolemy. Závěr projektu je věnován generování simulačních modelů v jazyce VHDL včetně následné syntézy.This master's thesis deals with a parallel design of the program and a technical equipment of embedded systems. It involves both a general description of the whole process and an illustration of the design, a simulation and implementation of the FIR filter. It also includes a description of the proposed program Polis and the simulation system Ptolemy. The conclusion of the project is devoted to a generation of simulation models in VHDL language incl. a subsequent synthesis.