Návrh a verifikace periférie USART
Loading...
Date
Authors
Gumenyuk, Artem
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
ORCID
Abstract
Tato diplomová práce představuje teoretický úvod do sériového komunikačního protokolu USART, nezbytné části návrhu hardwaru, paralelní komunikační protokol AMBA APB a objektově orientovanou verifikaci s použitím UVM a UVMF. Periferní zařízení je navrženo tak, aby bylo parametrizovatelné a konfigurovatelné. Návrh zahrnuje podporu nastavitelných přenosových rychlostí, volitelnou délku datového slova, řízení parity a flexibilní nastavení stop bitů. Mezi další funkce patří možnost volby synchronního nebo asynchronního komunikačního režimu, plný nebo poloviční duplex, podpora DMA (Direct Memory Access), výstupy přerušení a ostatní. Výsledky práce zahrnují architekturu hardwarového návrhu USART, specifikaci návrhu, architekturu verifikačního prostředí, postup verifikace, výsledky syntézy a pokrytí.
This master’s thesis presents a theoretical introduction to the USART serial communication protocol, necessary hardware design parts, AMBA APB parallel communication protocol, and object-oriented verification using UVM and UVMF. The USART peripheral device is designed to be parameterizable and configurable. The design includes support for adjustable baud rates, selectable data word length, parity control, and flexible stop bit settings. Additional features include the ability to select synchronous or asynchronous communication mode, full or half duplex, DMA (Direct Memory Access) support, interrupt outputs, and others. The thesis results include a USART hardware design architecture, design specification, a verification environment architecture, verification flow, synthesis and coverage results.
This master’s thesis presents a theoretical introduction to the USART serial communication protocol, necessary hardware design parts, AMBA APB parallel communication protocol, and object-oriented verification using UVM and UVMF. The USART peripheral device is designed to be parameterizable and configurable. The design includes support for adjustable baud rates, selectable data word length, parity control, and flexible stop bit settings. Additional features include the ability to select synchronous or asynchronous communication mode, full or half duplex, DMA (Direct Memory Access) support, interrupt outputs, and others. The thesis results include a USART hardware design architecture, design specification, a verification environment architecture, verification flow, synthesis and coverage results.
Description
Keywords
Hodinové signály , Univerzální Synchronní a Asynchronní Přijímač-Vysílač (USART) , Univerzální Asynchronní Přijímač-Vysílač (UART) , funkční verifikace , UVM , UVMF , APB , sériová komunikace , vestavěné systémy , SystemVerilog , Clocks , Universal Synchronous and Asynchronous Receiver-Transmitter (USART) , Universal Asynchronous Receiver-Transmitter (UART) , functional verification , UVM , UVMF , APB , serial communication , embedded systems , SystemVerilog
Citation
GUMENYUK, A. Návrh a verifikace periférie USART [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2025.
Document type
Document version
Date of access to the full text
Language of document
en
Study field
bez specializace
Comittee
doc. Ing. Jiří Háze, Ph.D. (předseda)
Ing. Imrich Gablech, Ph.D. (člen)
doc. Ing. Juraj Marek, Ph.D. (člen)
doc. Ing. František Urban, CSc. (místopředseda)
prof. Ing. Roman Šotner, Ph.D. (člen)
Date of acceptance
2025-06-11
Defence
Student seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise:
V jaké technologii bude návrh implementován?
Jedná se o soft IP blok nevázaný na technologii
Rychlost komunikace?
Verifikováno do 2 MHz
Proč je použit oversampling?
Kvůli absenci synchronizačního signálu
Result of defence
práce byla úspěšně obhájena
