Hardwarová akcelerace šifrování - Hradil, David (Vysoké učení technické v Brně. Fakulta informačních technologií)
Cílem této diplomové práce bylo vytvořit hardwarovou realizaci obvodu, která by představovala algoritmus AES. Motivací k vytvoření této realizace bylo urychlení vůči softwarovému šifrování. Urychlení je dosaženo pomocí speciálně navržených částí obvodu, které odpovídají jednotlivým operacím AES algoritmu. V prvním kroku bylo potřeba obvod navrhnout. V dalším kroku pak byl tento obvod popsán v jazyce VHDL. Dále pak následovala simulace a syntéza obvodu. Aby bylo možné dané hardwarové řešení porovnat se softwarovým zpracováním, byla za tímto účelem vytvořena SW implementace. Obě implementace byly vytvořeny pro platformu FITKit. HW implementace je vytvořena pomocí technologie FPGA a SW implementace pak pomocí mikrokontroléru. Výsledkem této práce pak bylo téměř tisícinásobné urychlení šifrování oproti klasickému softwarovému zpracování.

The goal of this thesis is to design a hardware realization of circuit which will implement the AES algorithm. A motivation was to make an acceleration against the classic software encryption. The acceleration is achieved by special designed parts of the circuit, which correspond to particular operations of the AES algorithm. First, there was necessary to design the circuit. In the next step there was a need to describe the designed circuit by the VHDL language. Then the circuit was simulated and synthesized. Due to comparing the circuit with software processing a software implementation was created. Both implementations were created for the FITKit platform. The hardware implementation is made by the FPGA technology and the software implementation is realized in a microcontroller. The result of the thesis is almost one thousandfold acceleration against the classic software encryption.
Hardware Accelerating of Encryption Algorithm
Keywords: AES šifra; Rijndael; VHDL; FITKit; FPGA; mikrokontrolér; AES cipher; Rijndael; VHDL; FITKit; FPGA; microcontroller