Generátor paketů na platformě FPGA - Bari, Lukáš (Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií, 2017)
Práca sa zaoberá teóriou a návrhom generátora sieťového provozu na platforme FPGA. Pre popis je použitý programovací jazyk VHDL. Práca zahrňuje zoznámenie sa s vývojovými postupmi a návrhovými prostriedkami potrebnými pre vytvorenie celkového projektu. Taktiež obsahuje zoznámenie sa s potrebnými technológiami FPGA, NetCOPE a kartami COMBO. Na základe týchto informácií, bol v praktickej části navrhnutý, otestovný a implementovaný generátor paketov pre kartu Combo-80G. Pri realizácií bolo použite vývojové prostredie NetCOPE.

The thesis deals with the theory and design of the network traffic generator on the FPGA platform. The VHDL programming language is used for the description. The work involves getting acquainted with the development processes and design tools needed to create the overall project. It also includes familiarity with the necessary FPGA, NetCOPE and COMBO cards. Based on this information, was designed, tested and implemented packet generator project for the Combo-80G card. For implementation was used framework from NetCOPE.
Packet generator on the FPGA platform
Keywords: Paket; FPGA; LFSR; Xilinx; VHDL; Combo; NetCOPE; Packet; FPGA; LFSR; Xilinx; VHDL; Combo; NetCOPE