Vysokorychlostní akviziční systém - Svoboda, Tomáš (Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií, 2018)
Tato diplomová práce se zaměřuje na návrh vysokorychlostního akvizičního systému za použití obvodu FPGA a vysokorychlostního A/D převodníku s moderním rozhraním JESD204B. Vzhledem k požadované rychlosti vzorkování naráží práce na omezené možnosti dnešní součástkové základny. V práci je proto provedena studie trhu dnes dostupných obvodů a hotových modulů. Výsledný návrh je postaven na bázi dostupných vývojových modulů, pomocí kterých je dosaženo vzorkovací rychlosti až 5 GSa/s při 12bitovém rozlišení. Získaná data jsou zaslána do počítače přes rozhraní Ethernet za použití lwIP stacku a jádra TEMAC na procesoru Microblaze.

This master's thesis is focused on the design of a highspeed aquizition system which is based on FPGA and a highspeed AD converter with modern JESD204B interface. Considering the requirements, such as high samplig rate, the current range of available devices is limited. Therefore the market overview of the modern IC and modules was made. The resulting design is based on available modules, so the rached sampling rate is up to 5 GSa/s with 12bits resolution. Data from measurement are send to PC via Ethernet which uses lwIp stack and TEMAC core on Microblaze proccessor.
High speed acquisition system
Keywords: FPGA; AD převodník; ADC; Xilinx; JESD204B; Microblaze; lwIP; FPGA; AD converter; ADC; Xilinx; JESD204B; Microblaze; lwIP