Návrh aritmetické jednotky v plovoucí řádové čárce pro obvody FPGA - Záhora, Jakub (Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií, 2025)
Práca sa zaoberá návrhom a implementáciou aritmetickej jednotky určenej pre spracovanie čísel vo formáte pohyblivej desatinnej čiarky. V úvode sú popísané princípy reprezentácie týchto čísel vrátane normalizácie a spracovania špeciálnych prípadov. Nasleduje návrh aritmetických operácií – sčítania, odčítania a násobenia – najprv vo forme funkcií v prostredí Matlab, ktoré slúžia aj na generovanie testovacích vektorov. Tieto operácie sú následne implementované ako samostatné komponenty vo VHDL. Pre každú komponentu je vytvorený testbench s automatickým porovnávaním výstupov s referenčnými hodnotami. V závere sú prezentované výsledky testovania a blokové schéma testovacieho zapojenia.

The thesis focuses on the design and implementation of an arithmetic unit intended for processing numbers in floating-point format. The introduction describes the principles of representing such numbers, including normalization and the handling of special cases. This is followed by the design of arithmetic operations—addition, subtraction, and multiplication—initially developed as functions in the Matlab environment, which also serve for generating test vectors. These operations are subsequently implemented as separate components in VHDL. For each component, a testbench is created with automatic comparison of outputs against reference values. The final part presents the test results and a block diagram of the test setup.
Implementation of floating-point arithmetic unit in FPGA
Keywords: Aritmetická jednotka; pohyblivá desatinná čiarka; číslo s dvojitou presnosťou; Matlab; VHDL; Arithmetic unit; floating point; double; Matlab; VHDL.