Generátor ladicího nástroje na čipu - Hrbáček, Radek (Vysoké učení technické v Brně. Fakulta informačních technologií, 2016)
Tato bakalářská práce se zabývá návrhem a implementací ladicího rozhraní procesoru a jeho napojení na hardware generovaný nástroji projektu Lissom. V práci jsou nejprve podrobně popsány standardy JTAG a Nexus 5001, kterým implementované rozhraní vyhovuje. Praktická část práce zahrnuje popis vyvinutého nástroje a jeho testování. Výsledkem práce je funkční ladicí nástroj otestovaný společně s procesorem Codea na výukové platformě FITKit.

This bachelor's thesis deals with the design and implementation of an on-chip debugger and its connection to the hardware generated using software tools developed as a part of the Lissom project. The first part introduces the JTAG and Nexus 5001 standards, which the implemented interface complies with. The practical part includes detailed description of the developed tool and its testing. The result is a functional on-chip debugger that has been tested with the Codea processor on the FITKit educational platform.
On-Chip Debugger Generator
Keywords: ladění kódu; JTAG; Nexus 5001; Lissom; VHDL; vestavěný systém; debugging; JTAG; Nexus 5001; Lissom; VHDL; embedded system