



VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ
BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH
TECHNOLOGIÍ
ÚSTAV MIKROELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF MICROELECTRONICS

Aplikace moderních pouzdrících technologií v elektronice APPLICATION OF ADVANCED ELECTRONIC PACKAGING TECHNOLOGY

BAKALÁŘSKÁ PRÁCE
BACHELOR'S THESIS


AUTOR PRÁCE
AUTHOR

VEDOUCÍ PRÁCE
SUPERVISOR

BRNO 2012

JIŘÍ ZLÁMAL

DOC. ING. IVAN SZENDIUCH, CSc.



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

Ústav mikroelektroniky

Bakalářská práce

bakalářský studijní obor
Mikroelektronika a technologie

Student: Jiří Zlámal
Ročník: 3

ID: 125716
Akademický rok: 2011/2012

NÁZEV TÉMATU:

Aplikace moderních pouzdrících technologií v elektronice

POKYNY PRO VYPRACOVÁNÍ:

Zpracujte přehled moderních pouzder a pouzdrících metod pro elektronické obvody a systémy. Sestavte náhradní zapojení vybraných typů pouzder z hlediska vedení elektrického signálu. Vypracujte rozměrovou banku dat pro vybrané typy pouzder, včetně jejich doporučených pájecích plošek.

DOPORUČENÁ LITERATURA:

Podle pokynů vedoucího práce

Termín zadání: 6.2.2012

Termín odevzdání: 31.5.2012

Vedoucí práce: doc. Ing. Ivan Szendiuch, CSc.

Konzultanti bakalářské práce:

doc. Ing. Jiří Háze, Ph.D.

Předseda oborové rady

UPOZORNĚNÍ:

Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

Abstrakt

Tato bakalářská práce shrnuje získané poznatky současných trendů v pouzdření. První část se zaměřuje na nejrůznější typy elektrických pouzder a jejich funkce, zatímco druhá část popisuje postup při návrhu elektrického pouzdra.

Klíčová slova

Polovodičové čipy, integrovaný obvod, přenos signálu, pouzdra a pouzdření, 3D pouzdra.

Abstract

This bachelor's thesis sums up gained knowledge of current trends in packaging. First part focuses on various types of electrical packages and their functions while second part describes the process of designing an electrical package.

Key words

Semiconductor chips, integrated circuit, signal transmission, package and packaging, 3D package.

Bibliografická citace

ZLÁMAL, J. *Aplikace moderních pouzdřících technologií v elektronice*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, 2012. 47 s. Vedoucí bakalářské práce doc. Ing. Ivan Szendiuch, CSc..

Prohlášení autora o původnosti díla

Prohlašuji, že svou bakalářskou práci na téma „Aplikace moderních pouzdřících technologií v elektronice“ jsem vypracoval samostatně pod vedením vedoucího semestrálního projektu a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce.

Jako autor uvedené bakalářské práce dále prohlašuji, že v souvislosti s vytvořením tohoto projektu jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a jsem si plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení § 152 trestního zákona č. 140/1961 Sb.

V Brně dne

.....

podpis autora

Poděkování

Děkuji vedoucímu práce, doc. Ing. Ivanu Szendiuchovi CSc., za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování mé bakalářské práce.

OBSAH

Seznam obrázků	6
Seznam tabulek	7
ÚVOD	8
1. Přehled pouzření	9
1.1. Definice elektronického pouzření	9
1.2. Funkce elektronického pouzření	13
1.3. Hierarchie pouzření	14
2. Proces návrhu	15
2.1. Návrh elektrického pouzdra	15
2.2. Postup při elektrickém návrhu pouzder	19
2.3. Tepelný návrh	20
2.4. Termomechanický návrh	21
3. Současné trendy pouzření	24
3.1. Systém na desce (SOB – system on board)	24
3.2. Multičipové moduly (MCM – multi chip modul)	25
3.3. Systém na čipu (SOC – system on chip)	27
3.4. Systém v pouzdře (SIP – system in package)	28
3.5. Systém na pouzdře (SOP – system on package)	29
4. Volba pouzdra	32
4.1. Pouzdra SOIC (Small Outline Integrated Circuit)	32
4.2. Pouzdra QFP (Quad Flat Package)	33
4.3. Pouzdra QFN (Quad Flat No Leads)	33
4.4. Pouzdra BGA (Ball Grid Array)	34
4.5. Pouzdra CSP (Chip Scale Package)	34
5. Závěr	35
6. Seznam použité literatury	36
7. Seznam použitých zkratk	39
Příloha 1 pouzdra SOIC	40
Příloha 2 Pouzdra QFP	42
Příloha 3 Pouzdra QFN	44
Příloha 4 Pouzdra BGA	45
Příloha 5 Pouzdra CSP	47

Seznam obrázků

Obr. 1 Typy integrovaných obvodů na základě různých aplikací	10
Obr. 2 Integrace obvodů, pouzdření a systém [2]	11
Obr. 3 Různé typy pouzder pro a) vývodovou montáž b) povrchovou montáž [8]	12
Obr. 4 Funkce pouzdření	13
Obr. 5 Úrovně pouzdření	14
Obr. 6 Řídící diagram pro návrh pouzdra [5]	16
Obr. 7 Problematika elektrického návrhu	17
Obr. 8 Parazity v elektronickém pouzdře [4]	18
Obr. 9 Proces návrhu elektrického pouzdra [2]	19
Obr. 10 Způsoby přenosu tepla	20
Obr. 11 Teplotní stres pro flexibilní epoxid (modul pružnosti v tahu E1), tuhý epoxid (E2) a polyamid (E3) v závislosti na teplotě (E3>E2>E1) [13]	22
Obr. 12 Závislost teplotního namáhání na tloušťce spoje pro dva různě dlouhé čipy [13]	22
.....	
Obr. 13 Pět základních pouzdřících směrů	24
Obr. 14 Vývoj jednotlivých technologických směrů [12]	24
Obr. 15 Pouzdro MCM – L [10]	25
Obr. 16 Pouzdro MCM – C [10]	26
Obr. 17 Pouzdro MCM – D [10]	26
Obr. 18 Systém na čipu	27
Obr. 19 Rozdělení SIP dle způsobu propojení	28
Obr. 20 Příklady pouzder SIP [36] [37]	28
Obr. 21 Integrace a systémová integrace [16] [17] [18] [19] [20]	29
Obr. 22 Příklad pouzdra SOP [21]	30
Obr. 23 Porovnání jednotlivých systémových pouzdřících technologií [12]	31

Seznam tabulek

Tab. 1 Přehled IO [3]	9
Tab. 2 Požadavky na pouzření ITRS [2].....	10
Tab. 3 Analogie mezi elektrickými a tepelnými veličinami	21
Tab. 4 Vlastnosti materiálů v pouzdře [13] [22].....	23
Tab. 5 Realizace různých bloků na SOP [12].....	30

ÚVOD

Elektronické součástky jsou nedílnou součástí elektronických obvodů a systémů, které se nachází v našem každodenním životě. Vyskytují se snad ve všech oblastech lidské činnosti. Různorodost použití má za příčinu rozdílné požadavky na jejich cenu, rychlost, spolehlivost a taky konstrukci a provedení. Návrh takového systému musí mít v sobě zahrnut, vzhledem k neustálé integraci a zrychlování, také návrh pouzdra obvodu. Dřívější hlavní význam pouzder byl chránit součástky. V dnešní době je nutné se při návrhu pouzdra zabývat i parazitními jevy a tepelným managementem.

Moorův zákon z roku 1965 mluví o zdvojnásobení složitosti součástek každých 18 měsíců, při zachování stejné ceny [6]. Důsledkem toho je nejen inovace čipů, ale i nové techniky pouzdření a to přejítí z 2D na 3D struktury pouzder.

Dříve bylo snahou pouzdra nějakým způsobem standardizovat. To bylo možné, jelikož počet vývodů byl v jednotkách později v desítkách. Z toho důvodu bylo reálné dělat vývody s roztečí 2,5 mm, což bylo typické pro pouzdra SIP (Single in Line Package) a DIP (Dual in Line Package). Tato pouzdra byla dostačující pro komerční účely v 80. letech minulého století. Další reakcí na zvyšování počtu vývodů byly konstrukce pouzder typu PGA (Pin Grid Array), kde vývody byly montovány do pole nikoli do dvou řad nebo SOJ (Small Outline J), u kterých byla možná montáž do patič.

Ke konci 80. let přišla nová technologie, a to technologie povrchové montáže, která s sebou přinesla i nové typy pouzder. U těchto typů pouzder se zmenšovala i vzdálenost vývodů nejprve na 1,27 dále na 1; 0,762; 0,5 až 0,3mm. Mezi zástupce těchto pouzder patří SOIC (Small Outline Integrated Circuit) nebo QFP (Quad Flat Package), u nichž jsou vývody montovány do všech čtyř stran. Jejich nástupcem bylo pouzdro QFN (Quad Flat No leads), které je označováno jako bezvývodové, protože jeho vývody nejsou vyvedeny z pouzdra, ale jsou realizovány jako plošky na povrchu pouzdra.

Další vývoj přinesl vznik pouzder BGA (Ball Grid Array), u kterých je čip stejně jako u předešlých pouzder připojen mikrodrátkem na vývody v základně pouzdra, ale zde je vyveden na spodní stranu na kulové tvary vývodů (tzv. Bampy) [7]. Novým provedením byl obrácený čip (flip chip), kde čip je připojen svou aktivní stranou na substrát, takže není potřeba mikrodrátků, a tím se zmenšily propoje. BGA a provedení flip chip napomohly k novému pojetí pouzdření, kdy se začala pouzdra uspořádat do trojrozměrné struktury (3D). Další zlepšení přišlo s nápadem čip zapouzdřit přímo na waferu, tento postup je nazýván WLP (Wafer Level Packaging) [9].

V dnešní době vývoj pouzdření směřuje k dvěma základním směrům, a to SOP (System On Package), SIP (System In Package) a SOC (System On Chip) [7]. V této práci jsou zpracovány funkce nových trendů a postup při návrhu těchto pouzder.

1. Přehled pouzdření

1.1. Definice elektronického pouzdření


Obecně pojem pouzdro je chápán jako obal, jež chrání svůj obsah před různými vlivy. V elektronice podle dřívější definice je pouzdro část elektronické struktury, která chrání elektronický/elektrický prvek a jeho okolí od sebe navzájem [1]. Moderní pouzdra pro elektronické komponenty však musí plnit nejen funkci mechanické ochrany, ale musí zajistit také elektrické, tepelné, chemické a environmentální požadavky. Z funkčního hlediska lze v elektronice pouzdro chápat jako pomyslný most, který propojuje integrovaný obvod (dále jen IO) s ostatními komponentami na úrovni nosného substrátu resp. desky plošných spojů.

Integrace mnoha obvodů nebo součástek na jednom čipu nebo substrátu je definována jako IO. Tyto obvody se dělí podle svých materiálů a složení, stupně integrace, počtu tranzistorů, principu činnosti, způsobu zařízení a typu aplikace [3]. Původní rozdělení je uvedeno v Tab. 1.

Tab. 1 Přehled IO [3]

Úroveň integrace	Počet tranzistorů	Počet hradel	Typické použití	Typický počet vývodů I/O
SSI (Small Scale Integration)	1-40	1-10	Jednoobvodové funkce např. tranzistor	14
MSI (Medium Scale Integration)	40-400	10-100	Logické členy	24
LSI (Large Scale Integration)	400-4500	100-1000	Kalkulačky, hodinky	48
VLSI (Very large Scale Integration)	45000-300000	1000-80000	Mikroprocesory	64-300
ULSI (Ultra large Scale Integration)	Přes 300000	přes 80000	Malé počítače na čipu	300+
GSI (Gigantic Scale Integration)	1 bilion	přes 100 milionů	Superpočítače	10000+

IO mohou tedy být jednotlivé prvky, jako je zesilovač nebo výkonový tranzistor nebo mohou mít mnoho prvků, jako je například mikroprocesor používaný v moderních počítačích, vysoce výkonných serverech a pracovních stanicích. Ostatně výzkum v oblasti mikroprocesorů táhne s sebou i výzkum zabývající se pouzdřením. System-on-chip (SoC) je koncept, kde jsou elektrická, optická, mechanická, chemická a biologická zařízení integrovaná na jediném čipu. Existuje mnoho typů integrovaných obvodů na základě různých aplikací, jak je znázorněno na Obr. 1, kde je naznačeno základní rozdělení. [3]



Obr. 1 Typy integrovaných obvodů na základě různých aplikací


Jednotlivé typy IO jsou určeny pro konkrétní oblasti použití, mají své výhody a nevýhody, které předurčují jejich možné využití v dané aplikaci. Jedna část mezinárodní dokumentace ITRS ¹ konkrétně stanovuje požadavky na pouzření integrovaných obvodů. Nejnáročnější je odhad některých důležitých parametrů, jako je cena, výkon, počet I/O a pracovní frekvence. Proto je volba pouzdra vždy určitým kompromisem. Pro kategorie elektronických pouzder sledujících nízké náklady a vysokou výkonnost výrobků jsou tyto parametry uvedeny v Tab. 2.

Tab. 2 Požadavky na pouzření ITRS [2]

Rok	2005	2008	2011	2014
<i>Nízké náklady</i>				
Cena (Centů/pin) ²	0,29-0,66	0,25-0,57	0,22-0,49	0,19-0,42
Výkon (W)	2,4	2,5	2,6	2,7
Počet I/O	109-395	160-580	201-730	254-920
Pracovní frekvence (MHz)	100	125	125	150
<i>Vysoká výkonnost</i>				
Cena (Centů/pin) ²	2,28	1,95	1,68	1,44
Výkon (W)	160	170	174	183
Počet I/O	3158	4437	6234	8758
Pracovní frekvence (MHz)	1000	1250	1500	1800

² Cent je jedna setina USD

¹ International Technology Roadmap for Semiconductors – mezinárodní technologický plán pro polovodiče




Obr. 2 Integrace obvodů, pouzdření a systém [2]

Na Obr. 2 jsou znázorněny tři různé vědní oblasti, kterých se pouzdření nejvíce týká. Při představě průniku si lze uvědomit, jak komplexní a složitou oblastí je pouzdření, což odůvodňuje velký počet pouzder nejrůznějších typů a provedení. Kombinací problematiky pouzdření a IO se dostáváme k širokému provedení od základních typů pouzder jednoduchých součástek až ke složitým heterogenním systémům. Takovým představitelem jsou pouzdra Systém on Package (SOP) nebo Systém on Chip (SOC).

Jak již bylo zmíněno, SOC je vrcholem uplatnění vědy o integrovaných obvodech a vědy zabývající se obvodovými principy. Jedná se o systém na čipu, je tedy snahou celý systém integrovat na jediný čip. Tyto výrobky závisí na vysoké integraci za účelem splnění různých funkcí.

Průnikem všech tří oblastí je provedení tzv. SOB (System On Board), zde je použito několika zapouzdrěných obvodů propojených na úrovni jediného substrátu. Nové paradigma se nazývá System on Package (SOP), jenž je analogický s výše uvedeným SOC. Rozdíl je v tom, že SOC má za úkol integrovat heterogenní součástky na čip, kdežto snahou SOP je integrace několika funkčních bloků na společný nosný substrát. SOC i SOP mají sehrát důležitou roli v budoucnosti elektronických systémů. [2]

Obecně lze základní typy pouzder rozdělit do dvou skupin a to na součástky pro povrchovou montáž a součástky pro vývodovou montáž (viz Obr. 3), v závislosti na způsobu připojení pouzdra na substrát.



Obr. 3 Různé typy pouzder pro a) vývodovou montáž b) povrchovou montáž [8]

Dual-In-line-Package (DIP) a Pin-Grid-Arrays (PGA) jsou pouzdra pro vývodovou montáž. Small-Outline (SO) je nejpoužívanější pouzdro pro svou nízkou cenu. Quad-Flat-Package (QFP) je rozšíření SO, konkrétně vývodů do čtyř stran.


V 80. letech minulého století přišla alternativa vývodových součástek v podobě Surface-Mount-Device (SMD), tedy součástek pro povrchovou montáž. SMD mají výhodu vyšší hustoty na desce plošných spojů. Příkladem této technologie jsou pouzdra BGA (Ball-Grid-Array), LCC (Leadless-Chip-Carrier) nebo QFN (Quad-Flat-No leads package).

Vedle uvedených typů pouzder existují další provedení, jako jsou pouzdra Chip Scale Package (CSP) nebo přímé pouzdření čipů na waferu známé jako Wafer Level Package (WLP). Snahou je jak další miniaturizace pouzder, tak splnění rostoucích elektrických požadavků na přenos signálu a na odvod tepla vznikajícího jako důsledek ztrátového výkonu. Tyto rostoucí požadavky jsou výsledkem vývoje polovodičových technologií, kde roste neustále počet aktivních prvků čipu.

1.2. Funkce elektronického pouzdrění

Pouzdro má mnoho geometrických a fyzických parametrů, které ovlivňují funkci obvodu. Typ (tvar) vývodů, velikost a uspořádání určují typ pouzdra a spolu s velikostí pouzdra a výkonem mají značný vliv na spolehlivost systému a odvod tepla z něj.

Mezi hlavní funkce elektronického pouzdra se řadí ochrana, napájení, odvod tepla a poskytování spojení čipu s okolním prostředím (viz Obr. 4). Pouzdro tedy zajišťuje vnější fyzickou strukturu integrovaného obvodu, je to plášť chránící obvod před okolními vlivy, zajišťuje odvod tepla generovaného čipem nebo systémem a obstarává signálovou komunikaci a napájení pomocí kontaktů[3].



Obr. 4 Funkce pouzdrění

Vzhledem k neustálému zrychlování, tedy nárůstu pracovní frekvence je velmi důležité zajistit správné vedení signálu tak, aby nedocházelo k přeslechům nebo zpožděním. U moderních pouzder je tato funkce řešena zmenšováním délky vedení, tato problematika bude řešena v dalších kapitolách. Druhou velmi významnou funkcí pouzdra je odvádění ztrátového výkonu v podobě tepelné energie. Nárůst tepla je dán stále vyšší integrací hradel na stejnou plochu čipu. Řešením se zabývá tepelný management.

Další funkcí pouzdra je zajistit přívod napájení, s kterým do obvodu přichází šum, na který musí být zaměřena pozornost při návrhu. V neposlední řadě je funkcí pouzdra ochránit obvod, a to před vlivy mechanickými, chemickými, elektrickými a klimatickými.

Mimo tyto čtyři funkce musí pouzdro splňovat ještě další požadavky jako provozuschopnost, spolehlivost, která nemusí být vždy prioritně žádaná, snadnou manipulovatelnost a cenovou přijatelnost, což je bezesporu aspekt s nevyšší prioritou. Důležité je najít rovnováhu mezi všemi požadavky.

1.3. Hierarchie pouzďření

Pouzďření ěipů a IO lze rozdělit do několika úrovní podle toho, co je na dané úrovni propojováno. Na Obr. 5 jsou znázorněny jednotlivé úrovně pouzďřer.

Úroveň 0: Propojení na monolitickém křemíkovém ěipu.

Úroveň 1: Propojení mezi pouzďřem a ěipem nebo mezi ěipy v jednom pouzďřer.


Úroveň 1,5: ěip připojený přímo k nosnému substrátu (SOB) nebo na hybridní integrovaný obvod.

Úroveň 2: Propojení součástek na úrovni desky plošných spojů (DPS).

Úroveň 3: Propojení jednotlivých DPS. Příkladem je spojení základní desky a karty.

Úroveň 4: Propojení mezi dvěma zaříděními v jednom stojanu.

Úroveň 5: Spojení fyzicky oddělených systémů. Například počítač a jeho periferie.



Obr. 5 Úrovně pouzďřer

Mikroelektronické pouzďřer se vztahuje na úrovně 1 až 2.

2. Proces návrhu

Pouzdro bylo vždy velkou částí z celkové ceny IO (10 - 50%) [3]. Cena a výkon jsou primárními otázkami při návrhu pouzdra. Obecně se ceny pouzder odvíjejí od požadavků na materiál, výrobní proces, testování a opravy spojené s vyrobiteľností tzv. repair. Výběr pouzdra a jeho provedení závisí na následujících návrhových oblastech:

- Elektrický návrh
- Tepelný návrh
- Mechanický a environmentální návrh

Ve všech případech jsou rozhodující materiálové a výrobní možnosti, které působí jako omezující faktory. Mechanický návrh je spojen s environmentálním hlediskem, neboť je spojen s volbou provedení, jež definuje také to, zda pouzdro musí být hermetické nebo nikoliv.

2.1. Návrh elektrického pouzdra


Jak již bylo zmíněno, pouzdro zajišťuje několik funkcí, z nichž mezi nejdůležitější patří:

- Mechanická ochrana čipu
- Odvod tepla z čipu
- Napájení čipu
- Vedení signálu
- Chemická a environmentální ochrana čipu

Pro vlastní návrh jsou důležité především distribuce výkonu do čipu a vedení signálu, resp. propojení čipu s okolím.

Na Obr. 6 je znázorněno, co všechno musí návrhář uvažovat při návrhu. Nejprve musí být odhadnuto, do jaké míry je signál ovlivňován elektrickými potažmo fyzikálními parametry. Tyto parametry jsou zvláště aplikovány pro napájecí a signálovou část. Hlavním negativním vlivem je šum, který do obvodu vstupuje výhradně s napájením, ale také v menší míře se signálem samotným. Z výše uvedených parametrů je nutné spočítat impedanci vedení, které přímo ovlivňuje zpoždění.

Do návrhového systému jsou zadávána pravidla pro šum, zpoždění a pravidla, která určují signálové požadavky. V počítačích jsou prováděny simulace, jedná se výhradně o celosvětový standard mezi počítačovými simulátory a tím je SPICE (simulátory z rodiny SPICE), dále jsou známy simulátory MicroCap, Multisim, Tina, Electronics Workbench a další. Z počítačového systému uživatel získá data potřebná pro realizaci.




Obr. 6 Řídící diagram pro návrh pouzdra [5]

Elektrické funkce pouzdra jsou naznačeny na Obr. 7. Na tomto obrázku zajišťuje pouzdro signálovou cestu z řídicího obvodu na jednom čipu do přijímacího obvodu na druhém čipu (signálová integrita), dále zajišťuje napájení a zemnění pro čip a spoje mezi pasivními součástkami. Signálová cesta v pouzdře je tvořena propojovací strukturou, která se chová jako rozhraní mezi čipem a pouzdrem (tzv. wirebond), přenosovou cestou na substrátu a průchody substrátem tzv. mikropropoji (v cizí literatuře se označují VIA), které zajišťují vertikální propojení. Znázorněné pouzdro je typu BGA, což znamená, že pouzdro je připojené ke společnému substrátu kuličkami pájky.

Signálovou cestou si čipy mezi sebou vyměňují data, adresy, hodinové signály a řídicí signály. Parazitní indukčnost struktury vývodu napájení musí být v pouzdře minimalizována, aby nedocházelo k vyzářování šumu.

Další významnou funkcí, kterou musí pouzdro zajistit z pohledu elektrického návrhu je elektromagnetické rušení.




Obr. 7 Problematika elektrického návrhu

Pouzdro také může obsahovat pasivní součástky, jako rezistory, cívky a kondenzátory. Součástky, které se montují na povrch, mohou být také realizovány uvnitř pouzdra jako vnořené (embedded), což je velmi aktuální především u kondenzátorů, které se celkem snadno implementují dovnitř vícevrstvé struktury. Rezistory uvnitř struktury mohou být použity k přerušení signálových cest pro předejití odrazů signálů z konců vedení. Tyto odrazy způsobují nechtěný vysokofrekvenční šum a zpoždění signálů. Tyto rezistory se nazývají terminátory.

V nejnovějších pouzdrících technologiích, jako je například SOP, se využívá i přenosu využívajícího světla (optoelektronika). Mezi výhody oproti klasickému přenosu vodiči patří:

- Větší rychlost přenosu
- Není ovlivňován externím elektromagnetickým vlněním
- Galvanické oddělení
- Nevyzařuje vlastní elektromagnetické pole




Obr. 8 Parazity v elektronickém pouzdře[4]

Primárně se elektrický návrh zabývá určováním frekvenčního spektra signálu. Na nízkých frekvencích jsou signálové a napájecí cesty snadno realizovány, protože fyzické vlastnosti spojů nemají větší vliv na signál. Na vyšších frekvencích ($>1\text{GHz}$) je realizace vhodného propojení složitější. Pro tyto vyšší frekvence se začíná projevovat vliv parazitních parametrů, neboť délka vodičů je srovnatelná s délkou periody signálu. Potom takové uspořádání ztrácí charakter obvodu se soustředěnými parametry a projevuje se jako obvod s rozloženými parametry.

Jevy jako je zpoždění signálu, charakteristická impedance spojená s typem spojů a parazitní reaktance, ovlivňují chování signálu. Takový případ je znázorněn na Obr. 8. Dochází tak ke zkreslení a čas potřebný pro přenos signálu závisí na řadě dalších parametrů, které v případě chování se soustředěnými parametry nebylo třeba uvažovat. Proto stupeň zkreslení signálu a čas potřebný pro jeho přenos je funkcí propojovacích parametrů.

2.2. Postup při elektrickém návrhu pouzder

Návrh elektrického pouzdra je proces, který definuje signálové a napájecí cesty z pouzdra tak, aby vyhovovaly celkovým požadavkům systému. Konečný výsledek procesu je návrh propojů a bližší specifikace materiálů, které vyhovují systémovým požadavkům. Postup návrhu pouzdra začíná určením elektrických požadavků. Tyto požadavky jsou založeny převážně na výkonu systému [3].



Obr. 9 Proces návrhu elektrického pouzdra [2]

Na Obr. 9 je naznačen postup při návrhu elektrického pouzdra. Mikroelektronický obvod je náchylný na různé parametry, a proto je důležité specifikovat co nejvíce vlivů, aby bylo možné předejít různým nežádoucím vlivům. Zde je třeba brát do úvahy např. rychlost přenosu signálu, jeho úroveň, způsob napájení, impedanční přizpůsobení apod. Potom je nutná optimalizace parametrů, jež je vedena ve dvou oblastech:

- Elektrické parametry
- Fyzikální parametry

Návrhář musí mít přístup k nejrůznějším technologiím podporovaných souborem základních pravidel a materiálových vlastností.

Z fyzikálních parametrů jsou to minimální šířka spoje (w), izolační mezera (s), tloušťka (d), tloušťka dielektrika (d), relativní permitivita (ϵ_r) a konduktivita (σ). Z elektrických parametrů musí uvažovat odpor (R), kapacita (C), indukčnost (L) a vodivost (G), které jsou získány pomocí nástrojů pro elektromagnetické modelování. Tím je také

zpracována problematika vedení signálu a problematika distribuce výkonu. Výstupy těchto dvou oblastí jsou šum napájení, zpoždění, pravidla návrhu vedení a model návrhu, která jsou zadána do počítačového návrhového prostředí. Proces návrhu je u konce, program vypočítá potřebné údaje, které již slouží k realizaci. Návrhář tedy musí znát funkci celého systému, a proto by měl být člověk co nejvíce komplexní.


2.3. Tepelný návrh

Hlavním cílem teplotního návrhu je udržet pracovní teplotu v přijatelných mezích, aby nedocházelo k spouštění teplotně aktivovaných poruchových mechanismů a ke změně pracovních podmínek. Teplo vzniká na veškerých prvcích systému, kterými prochází elektrický náboj. Tato energie je také označována jako ztrátový výkon. [13]

Teplo má zásadní vliv na funkčnost celého systému. V elektrických a obzvláště pak v integrovaných obvodech může vést k následujícím jevům:

- Změna parametrů součástek (odpor, vodivost, zesílení, kapacita, pracovní bod...)
- Tepelný šum (pravděpodobnost zvýšení generace nosičů)
- Termomechanické namáhání spojů [11]

Se stále se zvyšující integrací a nárůstem výkonu se zvyšuje ztrátový výkon, který je nutné efektivně odvádět. Již při návrhu je nutné uvědomovat si výkonové poměry a minimalizovat ztráty optimálním výkonovým přizpůsobením. Například materiál pouzdra výrazně ovlivňuje nutnost externího chlazení. Keramická pouzdra jsou v tomto ohledu méně závislá než plastová (zde však hraje velkou roli cena, která většinou návrháře nutí použít plastová pouzdra s externím chlazením) [13].



Obr. 10 Způsoby přenosu tepla

Na Obr. 10 jsou znázorněny způsob přenosu tepla do okolí. Vedení je nejintenzivnější z těchto způsobů šíření, dochází k němu pouze ve spojitých látkových prostředích tak, že sousedící částice látky si vyměňují energii. Další způsob přenosu tepla je proudění, u tohoto způsobu je energie nesena částicí pohybující se prostorem (v proudících kapalinách či plynech). Poslední možností přenosu tepla je radiace neboli záření. Tento způsob nevyžaduje látkové prostředí, výměna je tedy možná i ve vakuu, jelikož energie je unášena elektromagnetickým zářením.

Pro tepelný návrh je stěžejní provést náhradní tepelný obvod, což lze, ale z důvodu matematické složitosti a časové náročnosti ne úplně přesně. Obvod se skládá z tepelných odporů představující jednotlivé materiály. Tepelný odpor lze definovat jako schopnost látky odvádět teplo. Na tepelný obvod je možné z matematického hlediska nahlížet jako na elektrický. Platí zde Kirchhoffovy zákony, jelikož je možné sledovat jistou analogii mezi teplotními a elektrickými veličinami (viz Tab. 3).

Tab. 3 Analogie mezi elektrickými a tepelnými veličinami


Tepelná veličina	Analogie elektrické veličiny
rozdíl teplot (oteplení) ΔT (K)	rozdíl potenciálu (napětí) U (V)
tepelný tok ϕ (W)	elektrický proud I (A)
tepelný odpor R (K.W-1)	elektrický odpor R (Ω)
tepelná vodivost λ (Wm-1.K-1)	elektrická vodivost G (S)

2.4. Termomechanický návrh


Vzhledem k nárůstu počtu čipů a dalších různorodých součástí a tedy i materiálů v pouzdře je nutné se zabývat čím dál více termomechanickým návrhem. V ideálním případě se na konstrukci pouzdra používají materiály, které mají porovnatelné fyzikální vlastnosti, hlavně pak, aby nedocházelo k různé změně prodloužení materiálů při změně teploty, tedy aby součinitel teplotní roztažnosti měly použité materiály stejný. Ve skutečnosti se teplotní součinitelé roztažnosti různých materiálů velmi liší. Konstruktor vždy hledá kompromis mezi cenou a spolehlivostí.

Například bude-li čip zalitý v plastu připojen přímo na montážní rámeček realizovaný slitinou Fe/Ni 42, což je slitina, která má nejpodobnější součinitel teplotní roztažnosti s křemíkem, bude eliminováno teplotní namáhání. Ovšem vzhledem k špatné tepelné vodivosti se nepoužívá u vysokovýkonných čipů, jelikož by nedocházelo k dostatečnému odvodu tepla. Následkem mohou být trhliny, úplné zničení nebo postupná degradace výkonu a spolehlivosti z důvodu vyšších teplot ve spojích při normálních provozních podmínkách. V důsledku toho se v 80 procentech případů používá montážní rámeček z mědi, jejíž tepelná vodivost je několikanásobně vyšší. Teplotní namáhání vzniklé nesouladem TCE mezi mědí a křemíkem se kompenzuje tvarovacími směsmi a epoxidy. Výše byly uvažovány pouze materiály čipu (Si) a rozhraní, ke kterému se čip připojuje. V samotné konstrukci však musí být uvažováno i rozhraní, přes které je čip připojen jako například pájka (Sn63Pb37, SAC), kontaktní drátek (Au) nebo polymerní lepidlo. Některé fyzikální vlastnosti nejpoužívanějších materiálů jsou shrnuty v Tab. 4.

Teplotní součinitel roztažnosti a tuhost, která je funkcí modulu pružnosti v tahu E , výrazně ovlivňují tepelné namáhání rozhraní připojeného čipu, to je znázorněno na Obr. 11. Rovněž tloušťka spoje ovlivňuje tepelné namáhání (viz Obr. 12). Je tedy zřejmé, že tepelné namáhání se zvyšuje s rostoucím modulem pružnosti v tahu (E) a klesá s tloušťkou spoje. Lepení se nepoužívá pro velké čipy z důvodu vysokého modulu pružnosti v tahu a příliš tenké vrstvy spoje, což, jak z obrázku vyplývá, zapříčiňuje velké tepelné namáhání.[13]



Obr. 11 Teplotní stres pro flexibilní epoxid (modul pružnosti v tahu E_1), tuhý epoxid (E_2) a polyamid (E_3) v závislosti na teplotě ($E_3 > E_2 > E_1$) [13]



Obr. 12 Závislost teplotního namáhání na tloušťce spoje pro dva různě dlouhé čipy[13]

Tab. 4 Vlastnosti materiálů v pouzdře [13] [22]


Materiál	Tepelná vodivost λ (W . m-1 . K⁻¹)	Teplotní součinitel roztažnosti β (ppm/°C)	Modul pružnosti v tahu (Yangův modul) E (GPa)	Dielektrická konstanta (permitivita) ϵ (-) pro 1MHz
Křemík (Si)	150	2,7-3,5	13,0	11,7
Vodivé lepidlo	1,57	41,0	3,5	5,0
Laminát (BT)	0,26	15,0	20,9	3,9
Korundová keramika 90-99% (Al ₂ O ₃)	20,9	6,0-7,7	314	9,0
Beryliová keramika (BeO)	251	8,0	343	6,5
Měď (Cu)	398	17,2	117	-
Slitina (Ni-Fe 42)	16,0	8,0	146	-
Zlato (Au)	318	14,1	78,0	-
Pouzdríci hmota (epoxyd)	0,80	13,0	20,7	5,03
Pájka (Sn63Pb37)	50,0	24,0	16,0	-
Pájka (95,5Sn3,8Ag0,7Cu)	57,26	17,6	45	-

Další nesoulad teplotního koeficientu roztažnosti je mezi čipem a pouzdríci hmotou (epoxidovým výliskem). Je zřejmé, že tento nesoulad neexistuje u keramických pouzder.[13] To je důvod, proč se v aplikacích náročných na spolehlivost používají keramická a neplastová pouzdra.

Koeficient tepelného namáhání je tedy klíčovou vlastností při návrhu a určování spolehlivosti mikroelektronických zařízení. Existuje řada simulačních programů, mezi nejznámější a nejpoužívanější patří ANSYS. Tento simulátor využívá MPK (metody konečných prvků), kdy je na modelu vytvořena síť konečných prvků („mashování“), kterou lze popsat matematickými rovnicemi. Dále se do programu zadávají vlastnosti materiálů a počáteční podmínky. Program z rovnic vypočítá a vizuálně znázorní průběh simulace.

3. Současné trendy pouzdrění


Snahou návrháře je integrovat co nejvíce funkcí obvodu na čip, což ne vždy je možné. Kompromisem se stalo pouzdrění do tzv. „konvergentního systému,“ neboli systému, který zahrnuje více funkcí v jednom pouzdře.



Obr. 13 Pět základních pouzdrěcích směrů

3.1. Systém na desce (SOB – system on board)

Na Obr. 13 je znázorněno základní rozdělení systémových pouzdrěcích technologií. SOB je nejstarší způsob pouzdrění (propojování) systému, kdy jsou diskrétní součástky montovány na systémovou desku (substrát). Do 70. let tak byly propojovány všechny systémy. V dnešní době má oproti ostatním technologiím horší elektrické a mechanické vlastnosti, větší rozměry a cenově je na stejné úrovni. Přesto je tato technologie převážně používána pro velkou flexibilitu, velký teplotní rozptyl a rychlé uvedení na trh. Na Obr. 14 je znázorněn vývoj jednotlivých technologií a jejich zastoupení.




Obr. 14 Vývoj jednotlivých technologických směrů [12]

3.2. Multičipové moduly (MCM – multi chip modul)

Hlavní poslání mutičipových pouzder je zefektivnění propojení polovodičových čipů do obvodu a také vzájemně mezi čipy v pouzdře[7]. MCM jsou realizovány dvěma nebo více čipy montovanými na jednom substrátu. Na substrát se připojuje buď holý čip (wire bonding, flip chip nebo TAB technologií), nebo je možné do obvodu připojit pouzdro CSP.


Další dělení MCM se děje podle toho, jaký je použitý materiál substrátu pro dané pouzdro. To je možné určit také podle označení daného pouzdra.

MCM-L je pouzdro, u kterého materiálem substrátu laminát (FR4/5). Pro tento substrát se používá chemicko – galvanická technologie nanášení. Materiály pro vodivé spoje jsou nejčastěji zlato a nikl. Takové pouzdro a struktura jsou znázorněné na Obr. 15. Mezi výhody tohoto pouzdra patří nízké náklady, snadné opravy vrstev nebo paralelní výrobní postup. K nevýhodám se řadí vysoká navlhavost, špatná tepelná vodivost, rozdílný koeficient teplotní roztažnosti mezi čipem a substrátem a nízký výkon.




Obr. 15 Pouzdro MCM – L [10]

Dalším pouzdrům řadícím se mezi multičipová je MCM – C, jehož substrát je tvořen keramikou ($\text{Al}_2\text{O}_3/\text{LTCC}$). Vnitřní struktura pouzdra je zhotovena tlustovrstvou nebo tenkovrstvou technologií. Vodivé spoje jsou tvořeny vzácnými kovy a hliníkem. Příklad takového pouzdra je znázorněn na Obr. 16. Substrát zajišťuje mnoho výhod, mezi které patří vysoká tepelná vodivost, vynikající pevnost a tuhost, možnost větší hustoty zapojení. Nevýhodou pak je rozdílný koeficient teplotní roztažnosti mezi substrátem a čipem nebo vysoká permitivita.



Obr. 16 Pouzdro MCM – C[10]

Na Obr. 17 je znázorněno multičipové pouzdro, jehož substrát tvoří křemík a označuje se MCM – D. Zde je uplatňována technologie tenkých vrstev. Vodivé spoje jsou nejčastěji zhotoveny ze zlata, hliníku nebo slitiny AlSiCu. Ve srovnání s MCM – L a MCM – C má tento modul vyšší výkon, vyšší hustotu zapojení a vedení, nižší permitivitu, dobré elektrické vlastnosti, ale tyto výhody jsou kompenzovány nejvyššími náklady.




Obr. 17 Pouzdro MCM – D[10]

Tyto MCM moduly je ještě možné mezi sebou kombinovat (MCM – CD, LC...), pro získání vlastností na danou aplikaci. Například MCM – CD využívá výborných tepelných vlastností keramického substrátu a výhod daných realizací signálové části přímo na Si substrátu pro jeho dobré parazitní parametry.

3.3. Systém na čipu (SOC – system on chip)

Jak již bylo zmíněno, po vynálezu tranzistoru se mikroelektronické technologie dostaly do všech odvětví ovlivňujících lidský život. Polovodiče tedy byly hlavním zájmem mikroelektronického průmyslu, jehož vývoj byl předpovězen Moorovým zákonem. Tento vývoj dovedl vědce až k SOC (system on chip, česky systém na čipu), což je typ pouzdrící technologie, která zaručuje pouzdrění dvou a více systémových funkcí na jeden čip (viz Obr. 18). Hovoříme tedy o horizontální integraci četných systémových funkcí na jeden substrát [12].



Obr. 18 Systém na čipu

Bude-li tedy čip navrhnut a zkonstruován cenově přijatelně se všemi potřebnými funkcemi, pak je pro zapouzdrění takového systému zapotřebí zajistit externí signálové propoje, napájení a chlazení. Dokáže-li návrhář takový systém zrealizovat, jedná se pak o nejlehčí, nejkompaktnější systém s největším výkonem, který může být vyráběn sériově. Snahou všech firem zabývajících se výrobou IO vždy bylo a je docílit těchto závěrů.

Stěžejní je tedy otázka, zda SOC může vést k cenově přijatelnému konečnému systému. SOC představuje velké pokroky, ale z dlouhodobého hlediska zde existují výpočetní a integrační limity, které z fyzikálního hlediska nelze překročit. Mezi hlavní nevýhody této technologie patří dlouhá doba návrhu, vysoká cena výroby waferu a testování a složitosti spojené se zpracováním smíšených signálů[12]. Další nevýhodou jsou problémy s duševním vlastnictvím. Vysoká cena souvisí také s integrací aktivních a nesourodých zařízení jako bipolární tranzistor, C-MOS, optoelektronické prvky, RF nebo MEMS.


Z výše uvedených komplikací je zřejmé, že nastávají pro návrháře limity i pro tuto technologii ve sféře finanční, technické a právní. Nejen to vede k novým způsobům systémové integrace, ve které je nutno uvažovat i třetí rovinu prostoru, a to vertikální. Lze pak hovořit o 3D pouzdrěných systémech, mezi něž řadíme SIP a SOP.

3.4. Systém v pouzdře (SIP – system in package)


SIP je koncept chápaný jako celý systém v jednom pouzdře. V širším slova smyslu jej lze definovat jako vertikální vrstvení podobných nebo nepodobných IO [12]. Vzhledem k horizontální povaze SOC překonává jeho limitaci v podobě délky propojů, čehož následkem je například kratší doba zpoždění. Snížená je taky problematika duševního vlastnictví a samozřejmě jednodušší výroba velkoplošných IO, které lze zredukovat do vertikální osy[12].

Jsou-li stohované IO řešeny CMOS technologií, pak je výsledný systém omezen právě tím, čeho lze dosáhnout v CMOS. Lze říci, že SIP je pouhé rozšíření nebo prodloužení Moorova zákona do třetí dimenze.

SIP je možné rozdělit podle způsobu propojení jednotlivých vrstev, což je znázorněné na Obr. 19. Jedná se buď o propojování vnější, kdy je použito technik jako wire bonding, flip chip, TAB a vnořených IO, nebo lze uplatnit tzv. TSV (Through Silicon Via) technologii, u které jsou vodivé cesty realizovány skrz křemíkový substrát. Příklady těchto pouzder jsou na Obr. 20.




Obr. 19 Rozdělení SIP dle způsobu propojení



Obr. 20 Příklady pouzder SIP [36] [37]


3.5. Systém na pouzdře (SOP – system on package)

Dosud jsme ve spojení s integrací mluvili pouze o Moorově zákoně. Na jednom čipu je integrováno přes bilion tranzistorů, tím je ovšem zahrnuto pouze 10 až 20% systémových funkcí [12]. Budeme-li hovořit o systémové integraci, dostaneme se k termínu SOP, kdy celý systém je integrován, prozatím spíše miniaturizován, do jednoho pouzdra. V cizojazyčné literatuře se začíná objevovat termín „druhý zákon elektrotechniky“. Jedná se o vztahování Moorova zákona na celý systém, tedy nejen na IO jako takové, ale i na komponenty jako napájení, pasivní součástky, chladiče nebo konektory, které tvoří zbylých 80 až 90% systému (viz Obr. 21).



Obr. 21 Integrace a systémová integrace [16] [17] [18] [19] [20]

Na Obr. 22 můžeme vidět příklad pouzdra SOP, respektive jeho vnitřní struktury. Vidíme zastoupení téměř všech funkčních bloků digitálního, radiofrekvenčního (antény), optického. Dále je zde mikro - elektro mechanická část (tzv. MEMS), bloky SIP a SOC, které mohou být také součástí samotného systému na pouzdře.




Obr. 22 Příklad pouzdra SOP [21]

V Tab. 5 můžeme vidět možnosti realizace různých bloků systému na SOP. Je zde zastoupeno mnoho nejnovějších technologií, což zapříčiňuje složitost a časovou náročnost při návrhu takovéhoho zařízení. Při zachování trendů zvyšování výkonu, snižování ceny, zvyšování spolehlivosti a životnosti a snižování objemu se jeví jako největší problém tohoto konceptu chlazení.

Tab. 5 Realizace různých bloků na SOP [12]

BLOK	Tradiční technologie na SOB	SOP technologie
Napájení	DC adaptér, napájecí kabely	Vnořené tenkovrstvé baterie, mikrofluidní baterie
Integrované obvody	Paměti, grafické, logické, SOC	Vnořené Io v substrátu
Pouzdrění v 3D	SIP propojené wirebonding, flip chip	SIP s wirebonding nebo flip chip, TSV
Substrát	Vícevrstvé organické substráty	Vícevrstvé organické a křemíkové substráty s mikropropoji, LTCC
Pasivní součástky	Diskrétní na DPS	Tenkovrstvé vnořené v substrátu
Chladiče	Objemné chladiče, ventilátory	Chladiče a teplotní rozmetače realizované nanotechnologií, tenkovrstvé chladiče, mikrofluidní tepelné kanály
Systémová deska	DPS základní deska	Pouzdro a základní deska jsou sloučeny v SOP substrátu
Konektory a patice	USB, sériové a paralelní porty, patice	Velmi husté I/O rozhraní
Senzory	Diskrétní senzory na DPS	Integrované nanosenzory
Propojení IO a pouzdra	Flip chip, wirebonding	Nanopropojení, mikropropoje (tzv. mikrovia)
Vývody pouzdra	Šířka pinů: 25 μm Vzdálenost: 75 μm	Tzv. Ultrafine pitch, vedení na nízkoztrátovém dielektriku Šířka pinů: 2-5 μm Vzdálenost: 10-20 μm

Porovnání jednotlivých systémových pouzdrících technologií je na Obr. 23. Nejlépe z těchto systémových pouzdrících technologií si vede právě SOP, které nejvíce limituje již zmíněná problematika s chlazením. Suverénně nejlepší chladicí vlastnosti, flexibilitu (zde myšleno možnosti zásahu do systému po výrobě) a rychlost uvedení na trh má pouzdro SOB, které ovšem zaostává ve všech ostatních disciplínách jako výše výkonu, spotřeba, objem a hustota integrace. Nevýhodami pouzdra SOC jsou vysoká cena, malá rychlost uvedení na trh, špatné chladicí vlastnosti a flexibilita. Pouzdro MCM má oproti 3D technologiím lepší chladicí vlastnosti vzhledem k jeho uspořádání. V tomto znázornění je pouzdro SIP vždy mezi dvěma ostatními technologiemi.



Obr. 23 Porovnání jednotlivých systémových pouzdrících technologií [12]

4. Volba pouzdra

S postupem času a při stále platnosti Moorova zákona se vyvíjí nejen integrované obvody, ale nutné je také nově přistupovat k pouzdření. Od pouzder DIP bylo požadováno pouze, aby dostatečně mechanicky chránili obvod a zajistili elektrické propojení čipu. U současných pouzder je elektrické propojení náročnější vzhledem ke zvyšující se frekvenci a počtu vývodů, pouzdra musí dále zajišťovat také efektivní odvod tepla

Při volbě pouzdra se vždy vychází z toho, co za obvod je potřeba zapouzdřit a jaká je jeho specifikace. Hlavními parametry, které ovlivňují volbu pouzdra, jsou:

- Rozměry
- Počet vývodů
- Použitá frekvence
- Velikost napájení
- Požadovaná spolehlivost
- Výkon

Dříve existovala pouze pouzdra pro vývodovou montáž, která měla maximálně 64 vývodů, což bylo pro tehdejší aplikace dostačující. V dnešní době jsou tato pouzdra také využívána pro aplikace, kde není zapotřebí velkého množství vývodů a malých rozměrů, ale důraz je kladen například na odvod tepla, který je u těchto pouzder velmi dobrý. Příkladem takovéto aplikace je výkonový zesilovač.

4.1. Pouzdra SOIC (Small Outline Integrated Circuit)

Druhou možností montáže je umístění a propojení na povrchu DPS, což výrazně zlepšuje elektrické vlastnosti a umožňuje značné zmenšení. Příkladem takových pouzder je rodina pouzder SOIC. Tato pouzdra jsou ekvivalentní k pouzdrům DIP, mají stejný počet vývodů umístěných na dvou stranách. Oproti pouzdrům DIP zaujímají pouze 1/2 až 1/3 plochy, ovšem maximální ztrátový výkon je 75% výkonu pouzder DIP.

Tato pouzdra dělíme podle tvaru vývodů, a to jsou vývody tvaru „J“, které jsou vyvedeny vertikálně vůči bočním stranám a vývody tvaru „L“ známé taky jako racčí křídla (gull wing). Dále se dělí podle počtu vývodů a rozměrů (viz Příloha 1 pouzdra SOIC).

Pouzdra SOIC se tedy dělí:

- SOIC (někdy značených jen jako SO nebo SOP) základní řada má mnoho variant velikosti. Bývá označeno SOIC-X (SO-X), kde X je počet vývodů, např. SOIC-8 je pouzdro s osmi vývody. Vývody mají tvar L.
- SOJ vývody tohoto pouzdra mají tvar J a je možné je pájet nebo montovat do patič.
- SSOP (Shrink Small Outline Package) je zmenšené SOIC
- TSSOP (Thin-Shrink Small Outline Package) tenké SSOP dělí se na typ I, kdy jsou vývody na kratších stranách pouzdra a typ II, kdy jsou vývody na delších stranách.

- MSOP (Miniature Small Outline Package) miniaturní SOP
- QSOP (Quarter-sized Outline Package) čtvrtinové SOP
- HSOP (Heat Small Outline Package) pouzdro se speciálním chladičem

Pro představu je v příloze 1 (viz Příloha 1 pouzdra SOIC) okótované pouzdro SOIC – 8. Všechna tato pouzdra vyhovují standardu JEDEC. Tato pouzdra patří k nejstarším, uvážíme-li povrchovou montáž, ale i přesto se dnes hojně používají díky jejich nízké ceně a snadné montáži.

4.2. Pouzdra QFP (Quad Flat Package)

Tato pouzdra jsou nástupci pouzder SOIC, složí pro povrchovou montáž. Stejně jako SOIC mají vývody buď tvaru „L“, které jsou častější, nebo „J“. Rozdíl mezi nimi je v tom, že QFP mají vývody po celém obvodu, tedy po všech čtyřech stranách. Tato pouzdra tedy dělíme podobně jako SOIC podle tvaru a počtu vývodů a dalších rozměrů (viz Příloha 2 Pouzdra QFP).

Dělení QFP:

- PLCC (Plastic Leaded Chip Carrier) vývody jsou ve tvaru „J“. Jsou vhodné pro montáž do patič
- QFP (Quad Flat Package) pouzdra pro povrchovou montáž vylepšena oproti SO tím, že mají vývody na všech stranách tedy, že je jich více. Výška pouzdra je 2,0 mm (výška je dána součtem těla a montážního odstupu).
- LQFP (Low QFP) tato pouzdra jsou oproti klasickým QFP nižší (výška 1,4 mm)
- TQFP (Thin QFP) jsou ještě nižší než LQFP (výška 1,0 mm)

V příloze 2 (viz Příloha 2 Pouzdra QFP) je znázorněn příklad pouzdra QFP i s okótováním. Pouzdra vyhovují standardu JEDEC. Používají se pro aplikace jako ASIC, procesory, paměti, řídicí jednotky, mobilní telefony, digitální asistenty atd.

4.3. Pouzdra QFN (Quad Flat No Leads)

Tato pouzdra jsou charakteristická tím, že jejich vývody nejsou vyvedeny mimo povrch pouzdra. Často jsou označovány jako bezvývodová. Vývody jsou tvaru plošek a jsou umístěny ze spodu pouzdra na všech čtyřech stranách, tím se výrazně snížila indukčnost vývodů těchto pouzder.

Pro návrh pájecích plošek existují obecná pravidla, tedy délka plošky by měla být delší o 0,2 - 0,5 mm než délka propojovací plošky v pouzdře. Směrem ke středu pouzdra by toto prodloužení mělo být jen 0,05 mm. Šířka této plošky je o 0,05 mm větší než šířky vývodu. Nicméně je-li vzdálenost vývodů kratší než 0,65 mm, pak má pájecí ploška stejnou šířku jako vývod, aby nedocházelo k přemostění [30].

V příloze 3 (viz Příloha 3 Pouzdra QFN) jsou příklady pouzder QFN. Vzhledem k vynikajícím elektrickým vlastnostem se tato pouzdra používají pro aplikace s velkým kmitočtem (2GHz).

4.4. Pouzdra BGA (Ball Grid Array)

Tato pouzdra jsou nástupci pouzder PGA (Pin Grid Array), což je pole vodivých kolíků namontovaných ze spodní části pouzdra. Tato pouzdra mají vývody stejně ze spodní části pouzdra, ale vývody mají tvar kuliček (někdy jsou válcovitého tvaru). Vzdálenost vývodů bývá buď standardní (1mm; 1,27mm; 1,5mm) nebo jemné (fine – pitch 0,5mm; 0,75mm; 0,8mm). Hlavní výhodou je počet těchto vývodů, který může dosahovat řádově až několika tisíc. Nevýhodou pak je nesnadná kontrola případná oprava zapájených kuliček.

Kontaktní plošky se dělají stejně jako vývody kulatého tvaru. Průměr těchto plošek vychází z průměru kuliček vývodů. Obecně má pájecí ploška 0,8násobek hodnoty průměru kuličky [31].

Tato pouzdra dělíme podle materiálu pouzdra a dále podle rozměrů jako u předešlých pouzder (viz Příloha 4 Pouzdra BGA). Lze je tedy dělit následovně:

- PBGA (Plastic Ball Grid Array) základní substrát tvoří nejčastěji laminát (FR4) nebo BT (Bismaleimide – Triazine). BT je někdy označován LBGA (Laminate BGA)
- CBGA (Ceramic BGA) z názvu je patrné, že materiálem základního substrátu je keramika

V příloze 4 (viz Příloha 4 Pouzdra BGA) je příklad okótovaného pouzdra BGA. Pouzdra vyhovují standardu JEDEC. Těchto pouzder se využívá tam, kde je kladen důraz na počet vývodů tedy hlavně mikroprocesory a paměti. Dále se využívají v obvodech ASIC, v laptotech, v mobilních telefonech, digitálních kamerách a fotoaparátech a dalších.

4.5. Pouzdra CSP (Chip Scale Package)

Pouzdra CSP neřeší žádnou novou připojovací techniku, ale určují druh zapouzdrění v rozsahu čipu. CSP by mělo splňovat následující:

- Plocha pouzdra by měla mít více než 120% plochy čipu
- Pouzdro by mělo být pro SMD technologii
- V pouzdře by měl být jen jeden čip, jelikož například pro pouzdra SIP by tato definice ztrácela smysl

Tato pouzdra tedy mohou využívat různých propojovacích technik jako například flip chip, BGA, drátkování (wire bonding) a další. Příklady CSP jsou v příloze 4 (viz Příloha 5 Pouzdra CSP). Důraz je kladen i na další rozměry jako například na tloušťku čipu. To je důležitý aspekt pro kontaktování, jelikož je díky tomu možné udělat menší smyčku a tím zkrátit celý vodič. Tloušťka čipu dále ovlivňuje rozptyl tepla, čím je tenčí, tím je odvod tepla lepší. Průměr pájecích plošek je stejný jako průměr plošky vývodu z pouzdra. Někdy jsou vedeny cesty od vývodů pomocí mikropropojů (via) skrz substrát.

Omezení velikosti pouzdra zpříčinilo významné snížení velikosti a hmotnosti celého zařízení, které je z toho důvodu ideální použít v zařízeních jako jsou mobilní telefony, notebooky, digitální fotoaparáty a další.

5. Závěr

Problematika pouzdrění se stala s postupem času díky vývoji polovodičových čipů samostatnou vědní oblastí, již je třeba věnovat zvýšenou pozornost. Cílem této práce bylo proniknout do problematiky nových trendů pouzdrění a popsat základní aspekty pro volbu a návrh elektronických pouzder. Pouzdro již není pouhou ochranou polovodičového čipu, ale zastává postupně další funkce vyplývající z vývoje, pro něž je charakteristický rostoucí výkon a zvyšující se pracovní kmitočet. Problematika pouzdrění je stále složitější a komplexnější vědní oblastí, v níž je třeba řešit nejen elektrické, ale i fyzikální a chemické aspekty.

Po zpracování přehledu moderních pouzder je věnována pozornost základním aspektům návrhu pouzdra, kde je nezbytné znát všechny dostupné možnosti pro provedení pouzdra včetně typu vývodů a jejich rozložení. Vzhledem k tomu je možné základní provedení pouzder dělit na pouzdra pro vývodovou montáž a pouzdra pro povrchovou montáž. Převážná část moderních pouzder se vztahuje na techniku povrchové montáže, kde je hlavní výhodou možnost hustějšího osazení včetně možnosti oboustranného řešení, což umožňuje zmenšení rozměrů celého systému.

Dále byla věnována pozornost funkcím pouzdra. Pouzdro má několik funkcí, například musí poskytovat obvodu ochranu před okolím nebo zajišťuje přívod napájení, nejdůležitější však je zajistit vedení signálu a chlazení pouzdrěného obvodu. Funkce pouzdra lze uvažovat jako pomyslnou osnovu při návrhu pouzdra. Úkolem návrhu je optimalizovat funkce pomocí parametrů při co nejnižších nákladech.

Poslední kapitola je věnována volbě pouzdra. Zpracována je hlavně rozměrová specifikace včetně pájecích plošek pouzder pro povrchovou montáž (SOIC, QFP, QFN, BGA a CSP). Jedná se o přehled nejpoužívanějších pouzder, zdaleka však nelze v této práci zahrnout všechna pouzdra vyskytující se na trhu.

6. Seznam použité literatury

- [1] ULRICH, Richard K. ; BROWN, William D. Advanced Electronic Packaging, 2nd Edition. [s.l.] : [s.n.], 2006. 840 s. ISBN 978-0-471-46609-3.
- [2] TUMMALA, Rao R. . Fundamentals of microsystems packaging. [s.l.] : McGraw-Hill Prof Med/Tech, 2001. 967 s. ISBN 0071371699.
- [3] KWAK, Hocheol . AN OVERVIEW OF ADVANCED ELECTRONIC PACKAGING TECHNOLOGY. [s.l.], 2007. 54 s. Technická zpráva. Clemson University.
- [4] MONTHEI, Dean L. Package electrical modeling, thermal modeling, and processing for GaAs wireless applications. [s.l.] : Kluwer Academic Publishers, 1999. 234 s. ISBN 0792383648.
- [5] DAVIDSON, E.E. Electrical Design of a High Speed Computer Packaging System. 3. [s.l.] : [s.n.], 1983. 282 s. ISBN 0148-6411.
- [6] LEARZI. INFOPEDIA - Moorův zákon. *INFOPEDIA* [online]. 27.2.2007 [cit. 2012-04-18]. Dostupné z: <http://infopedia.funsite.cz/index.php?text=236-mooruv-zakon>.
- [7] SZENDIUCH, Ivan. Pouzdření polovodičových čipů - základ moderního hardwaru. Sdělovací technika : telekomunikace - elektronika - multimédia [online]. 2010, 11/2010, [cit. 2011-12-02]. Dostupný z WWW: <http://www.stech.cz/download.php?id_document=401159474&at=1>. ISSN 0036-9942.
- [8] *IC Package Types or Outlines* [online]. 2008 [cit. 2011-12-02]. [Www.SiliconFarEast.com](http://www.SiliconFarEast.com). Dostupné z WWW: <<http://www.siliconfareast.com/ic-package-types.htm>>.
- [9] SZENDIUCH, Ivan. *Základy technologie mikroelektronických obvodů a systémů*. Vyd. 1. Brno : VUTUM, 2006. 379 s. ISBN 80-214-3292-6.
- [10] Design of Miniaturised Wireless Systems. BARRETT, John a Rafa MARTINEZ. [Http://www.aws.cit.ie](http://www.aws.cit.ie) [online]. 2007 [cit. 2012-03-24]. Dostupné z: <http://www.aws.cit.ie/research/wirelessnodes/index.htm>
- [11] SZENDIUCH, Ivan. *Mikroelektronika a technologie součástek*. Brno, 11.11.2003. Skripta. Vysoké učení technické v Brně.
- [12] TUMALA, Rao R. a Madhavan SWAMINATHAN. *Introduction to System - on - Package (SOP): Miniaturization of the Entire System*. New York: McGraw Hill, 2008. ISBN 978-0-07-145906-8.
- [13] HARPER, Charles A. *Electronic packaging and interconnection handbook*. 3. vyd. Maryland: McGraw-Hill, 2000. ISBN 0-077134745-3.
- [14] Through-Silicon Via | Chip-packing. *Chip-packing* [online]. 2011 [cit. 2012-05-10]. Dostupné z: <http://img10.imageshack.us/img10/3861/unled1a.jpg>

- [15] Thermal-Aware Design for 3D Multi-Processor. *EPFL / DIT - Home Page* [online]. 2010 [cit. 2012-05-10]. Dostupné z: <http://ditwww.epfl.ch/SIC/SA/SPIP/Publications/IMG/png/10-10-da-5c.png>
- [16] Acer 810E mATX MBD Motherboard. *TechFuels: Technology forum on Hardware, Software, Networking and Latest Tech News* [online]. 2012 [cit. 2012-05-14]. Dostupné z: <http://www.techfuels.com/attachments/motherboard/5777d1222248824-acer-810e-matx-mbd-motherboard-acer-810e-matx-mbd-motherboard.jpg>
- [17] Semiconductor wafer. *Sciencephoto* [online]. 2012 [cit. 2012-05-14]. Dostupné z: http://www.sciencephoto.com/image/132814/530wm/C0069795-Semiconductor_wafer-SPL.jpg
- [18] Index of subminiaturedconnectors/har-mikminiaturedconnectors. *HARTING* [online]. 14.05.2012 [cit. 2012-05-14]. Dostupné z: http://www.harting.cz/imperia/md/images/lg/hartingconnectivitynetworks/products/interfaceconnectors/subminiaturedconnectors/har-mikminiaturedconnectors/04_harmik_miniature_d_connectors_700_500x333.jpg
- [19] Figure_02. *Electronic Design | Engineering Technology Information, News & Analysis* [online]. © 2012 [cit. 2012-05-14]. Dostupné z: http://www.electronicdesign.com/files/29/7617/figure_02.gif
- [20] Index of /~avankova/Procesory - VaÅ´kovÃ¡; 8.B_soubory. *ZŠ Jandusů* [online]. 15.1.2008 [cit. 2012-05-14]. Dostupné z: http://intranet.zsjandusu.net/~avankova/Procesory%20-%20Va%C5%88kov%C3%A1%208.B_soubory/image012.jpg
- [21] Index of /images/. *Moore's Law Meets Its Match - IEEE Spectrum* [online]. 29.5.2009 [cit. 2012-05-14]. Dostupné z: <http://spectrum.ieee.org/images/jun06/images/mlawf1.gif>
- [22] CLECH, Jean Paul. Review and Analysis of Lead-Free Solder Material Properties: Sn-Ag-Cu Properties and Creep Data. *Metallurgy Division Homepage* [online]. 2011, 17.2.2012 [cit. 2012-05-18]. Dostupné z: http://www.metallurgy.nist.gov/solder/clech/Sn-Ag-Cu_Other.htm
- [23] Přehled pouzder součástek - SMD | HW.cz. *HW.cz | Vše o elektronice a programování* [online]. 9.11.2001 [cit. 2012-05-20]. Dostupné z: <http://www.hw.cz/teorie-a-praxe/dokumentace/prehled-pouzder-soucastek-smd.html>
- [24] SOIC Dummy Component - TopLine... *Dummy Components...* [online]. 2012 [cit. 2012-05-22]. Dostupné z: <http://www.topline.tv/SOIC.html>
- [25] QFP Dummy Quad Flat Pack with Daisy Chain... *Dummy Components...* [online]. 2012 [cit. 2012-05-22]. Dostupné z: <http://www.topline.tv/qfp.html>
- [26] Miniaturization Using Low-cost PCB Technology. *Design World Online - Design Engineering News, Engineering Videos, Engineering Resources* [online]. 25.5.2011 [cit. 2012-05-23]. Dostupné z: <http://www.designworldonline.com/articles/7365/282/Miniaturization-Using-Low-cost-PCB-Technology.aspx>

- [27] National Semiconductor PLCC Package Products. *National Semiconductor / High-performance Analog* [online]. 2011 [cit. 2012-05-23]. Dostupné z: <http://www.national.com/packaging/parts/PLCC.html>
- [28] BGA, BGA dummy, dummy BGA , PBGA... *Dummy Components...* [online]. 2012 [cit. 2012-05-23]. Dostupné z: <http://www.topline.tv/bga.html#top>
- [29] PRACTICAL COMPONENTS, Inc. *Practical Components - Katalog*. 2011, 63 s. Dostupné z: http://fl.hw.cz/docs/smt/pci_cat.pdf
- [30] Comprehensive User's Guide. *Linear Technology - Home Page* [online]. 2002 [cit. 2012-05-27]. Dostupné z: <http://cds.linear.com/docs/Packaging/Carsem%20MLP%20users%20guide.pdf>
- [31] Popis BGA pouzdra. *Technicest.com* [online]. 2010 [cit. 2012-05-28]. Dostupné z: http://www.technicest.com/popis_bga.php
- [32] Assembly and PCB Layout Guidelines for Chip-Scale Packages. *FPGA Solutions* [online]. 2009 [cit. 2012-05-28]. Dostupné z: http://www.actel.com/documents/CSP_Assembly_AN.pdf

7. Seznam použitých zkratek


IO – Integrovaný obvod
I/O – Input / Output (vstup/výstup)
SOP – System On Package
SOC – System On Chip
SOB – System On Board
SIP – System In Chip
DPS – Deska Plošných Spojů
DIP – Dual Inline Package
PGA - Pin-Grid-Arrays
SO – Small-Outline
SOIC – Small Outline Integrated Circuit
QFP - Quad-Flat-Package
LQFP - Low Quad-Flat-Package
TQFP - Thin Quad-Flat-Package
SMD - Surface-Mount-Device
LCC - Leadless-Chip-Carrier
BGA - Ball-Grid-Array
WLP - Wafer Level Package
CSP - Chip Scale Package
QFN - Quad-Flat-No leads package
MCM – Multi - Chip Module
RF – Radio Frequency
MEMS – Micro Electro Mechanical Systems
TAB – Tape Automated Bonding
TSV - Through Silicon Via
HSOP - Heat Small Outline Package
QSOP - Quarter-sized Outline Package
MSOP - Miniature Small Outline Package
TSSOP - Thin-Shrink Small Outline Package
SSOP - Shrink Small Outline Package
CSBGA – Chip Scale BGA
CBGA – Ceramic Ball-Grid-Array
PBGA – Plastic Ball-Grid-Array
ASIC - Application-specific integrated circuit
BT - Bismaleimide–Triazine
mm - milimetr

Příloha 1 pouzdra SOIC

Příklady pouzder SOIC [24]

Pouzdro	Počet vývodů	Šířka/Délka těla pouzdra (mm)	Vzdálenost vývodů (mm)	Velikost vývodů Šířka/Délka (mm)	Velikost pájecích plošek Šířka/Délka (mm)	
SOIC	8	3,9 x 4,9	1,27	0,43 x 1,05	0,6 x 1,7	
		5,3 x 5,4		0,43 x 1,3		
	14	3,9 x 8,7		0,43 x 1,05		
		5,6 x 9,9		0,43 x 1,0		
	16	5,3 x 10,2		0,43 x 1,3		
		3,9 x 9,7		0,43 x 1,05		
		7,5 x 10,3		0,43 x 1,4		
		5,6 x 11,2		0,43 x 1,0		
	18	5,3 x 10,2		0,43 x 1,3		
		7,5 x 11,6		0,43 x 1,4		
		5,6 x 11,6		0,43 x 1,0		
	20	5,3 x 11,6		0,43 x 1,3		
		7,5 x 12,8		0,43 x 1,4		
		5,6 x 13,7		0,43 x 1,0		
	24	5,3 x 12,8		0,43 x 1,3		
		7,5 x 15,4		0,43 x 1,4		
	28	7,5 x 17,9		0,43 x 1,4		
		8,6 x 18,1		0,43 x 1,57		0,6 x 2,2
	32	10,16 x 18,4		0,43 x 1,75		0,6 x 1,8
		7,5 x 20,8		0,43 x 1,45		0,6 x 1,7
		8,6 x 20,8		0,43 x 1,57		0,6 x 2,2
		10,16 x 21,0		0,43 x 1,75		0,6 x 1,8
	40	11,21,0		0,43 x 1,5	0,6 x 1,9	
		7,5 x 26,0		0,43 x 1,45	0,6 x 1,7	
10,16 x 26,0		0,43 x 1,75	0,6 x 1,8			
11,4 x 26,0		0,43 x 1,5	0,6 x 1,9			
44	13,3 x 28,2	0,43 x 1,35	0,6 x 1,9			
SOJ	18	7,5 x 11,5	1,27	0,43 x -	0,6 x 1,9	
	20	7,5 x 12,8				
	24	7,5 x 15,4				
	28	7,5 x 17,9				
		10,16 x 17,2				
	32	7,5 x 20,8				
		10,16 x 21				
	36	10,16 x 23,5				
	40	10,16 x 26,0				
	42	10,16 x 29,8				
	44	10,16 x 28,6				
	50	10,16 x 20				0,8
	20 x 26	7,5 x 17,2	1,27 x 5,08			
24 x 26	1,27 x 2,54					
24 x 28	10,16 x 17,9	1,27 x 3,81				

Pouzdro	Počet vývodů	Šířka/Délka těla pouzdra (mm)	Vzdálenost vývodů (mm)	Velikost vývodů Šířka/Délka (mm)	Velikost pájecích plošek Šířka/Délka (mm)
SSOP	8	5,3 x 3,0	0,65	0,3 x 1,25	0,33 x 1,8
	14	5,3 x 6,2			
	16	5,3 x 6,2			
	20	5,3 x 7,2			
SSOP	24	5,3 x 8,2	0,65	0,3 x 1,25	0,33 x 1,8
	28	5,3 x 10,2			
	32	7,5 x 16,9			
	34	7,5 x 17,9			
	36	7,5 x 15,4	0,8	0,35 x 1,4	0,33 x 1,8
	44	7,5 x 17,9			
	48	7,5 x 15,9	0,635	0,27 x 1,4	0,33 x 1,8
		7,5 x 25,0	1,016	0,35 x 1,4	0,406 x 1,8
	56	7,5 x 18,4	0,635	0,27 x 1,4	0,33 x 1,8
	64	10,16 x 25,6	0,8	0,35 x 1,75	0,406 x 1,8
		12,0 x 26,3	0,8	0,35 x 1,125	0,406 x 1,65
	TSSOP	8	4,4 x 3,0	0,65	0,3 x 1,0
14		4,4 x 5,0			
16		4,4 x 5,0			
20		4,4 x 6,5			
24		4,4 x 7,8			
28		4,4 x 9,7			
		6,1 x 9,7			
30		4,4 x 7,8	0,5	0,22 x 1,0	0,254 x 1,65
32		6,1 x 11,0	0,65	0,3 x 1,0	0,33 x 1,65
38		4,4 x 9,7	0,5	0,22 x 1,0	0,254 x 1,65
		6,1 x 12,5	0,65	0,3 x 1,0	0,33 x 1,65
44		4,4 x 11,3	0,5	0,22 x 1,0	0,254 x 1,65
48		4,4 x 9,7	0,4	0,18 x 1,0	0,203 x 1,65
		6,1 x 12,5	0,5	0,22 x 1,0	0,254 x 1,65
56		4,4 x 11,3	0,4	0,18 x 1,0	0,203 x 1,65
		6,1 x 14,0	0,5	0,22 x 1,0	0,254 x 1,65
64	6,1 x 17,0				
80		0,4	0,18 x 1,0	0,203 x 1,65	
MSOP	8	3,0 x 3,0	0,65	0,3 x 0,95	0,33 x 1,5
	10	3,0 x 3,0	0,5		
QSOP	16	3,9 x 4,9	0,635	0,3 x 1,05	0,33 x 1,65
	20	3,9 x 8,7			
	24	3,9 x 8,7			
	28	3,9 x 9,9			
HSOP	20	11,0 x 15,9	1,27	0,43 x 1,5	0,6 x 1,9
	24		1,0		
	30		0,8	0,35 x 1,5	0,41 x 1,9
	36		0,65	0,3 x 1,5	0,33 x 1,9
	44				



Příklad okóvaného pouzdra SOIC [24]


Příloha 2 Pouzdra QFP

Příklady pouzder s vývody na všech čtyřech stranách [25] [27]

Pouzdro	Počet vývodů	Šířka/Délka těla pouzdra (mm)	Vzdálenost vývodů (mm)	Velikost vývodů Šířka/Délka (mm)	Velikost pájecích plošek Šířka/Délka (mm)
PLCC	18	7,4 x 12,5	1,27	0,43 x -	0,61 x 2,2
		7,4 x 10,9			
	20	8,9 x 8,9			
	28	11,5 x 11,5			
	32	11,5 x 14,0			
	44	16,6 x 16,6			
	52	19,1 x 19,1			
	68	24,2 x 24,2			
QFP	44	10,0 x 10,0	0,8	0,35 x 0,88	0,406 x 1,9
		14,0 x 14,0	1,0	0,35 x 0,6	
	52	14,0 x 14,0	1,0	0,35 x 0,6	0,33 x 1,9
		10,0 x 10,0	0,65	0,3 x 0,88	
	64	14,0 x 14,0	1,0	0,35 x 0,88	0,406 x 1,9
		10,0 x 10,0	0,5	0,22 x 0,88	
		14,0 x 14,0	0,8	0,35 x 0,6 0,35 x 0,88	
	68	14,0 x 20,0	1,0	0,4 x 0,88	0,504 x 1,9
		13,0 x 13,0	0,635	0,3 x 0,88	0,3 x 1,9
	80	14,0 x 14,0	0,35	0,3 x 0,6 0,3 x 0,88	0,33 x 1,9
		14,0 x 20,0	0,8	0,35 x 0,88	
	100	14,0 x 14,0	0,5	0,22 x 0,6	0,254 x 1,65
				0,22 x 0,88	

Pouzdro	Počet vývodů	Šířka/Délka těla pouzdra (mm)	Vzdálenost vývodů (mm)	Velikost vývodů Šířka/Délka (mm)	Velikost pájecích plošek Šířka/Délka (mm)
QFP	100	14,0 x 20,0	0,65	0,3 x 0,88	0,3 x 1,9
	120	28,0 x 28,0	0,8	0,35 x 0,88	0,406 x 1,9
		14,0 x 20,0	0,5	0,22 x 0,88	0,254 x 1,9
	128	28,0 x 28,0	0,8	0,35 x 0,88	0,406 x 1,9
	136				
	144	20,0 x 20,0	0,5	0,22 x 0,6	0,254 x 1,65
		28,0 x 28,0	0,65	0,3 x 0,6	0,33 x 1,9
	0,3 x 0,88				
	0,3 x 0,6				
	0,3 x 0,88				
	184	32,0 x 32,0	0,5	0,22 x 0,6	0,254 x 1,9
	0,65		0,3 x 0,88	0,33 x 1,9	
	208	28,0 x 28,0	0,5	0,22 x 0,6	0,254 x 1,65
240	32,0 x 32,0	0,5	0,22 x 0,6	0,254 x 1,52	
256	28,0 x 28,0	0,4	0,18 x 0,6	0,204 x 1,52	
304	40,0 x 40,0	0,5	0,22 x 0,6	0,254 x 1,52	
32	5,0 x 5,0			0,22 x 0,6	0,254 x 1,5
	7,0 x 7,0	0,8	0,35 x 0,6	0,406 x 1,5	
44		10,0 x 10,0	0,8	0,35 x 0,6	0,406 x 1,5
	14,0 x 14,0	1,0	0,4 x 0,6	0,508 x 1,5	
48		7,0 x 7,0	0,5	0,22 x 0,6	0,254 x 1,5
52	10,0 x 10,0	0,65	0,3 x 0,6	0,33 x 1,5	
	14,0 x 14,0	1,0	0,4 x 0,6	0,508 x 1,5	
64	7,0 x 7,0	0,4	0,18 x 0,6	0,204 x 1,5	
	10,0 x 10,0	0,5	0,22 x 0,6	0,254 x 1,5	
	14,0 x 14,0	0,8	0,35 x 0,6	0,406 x 1,5	
80	10,0 x 10,0	0,4	0,18 x 0,6	0,203 x 1,5	
	12,0 x 12,0	0,5	0,22 x 0,6	0,254 x 1,5	
	14,0 x 14,0	0,65	0,3 x 0,6	0,33 x 1,5	
100	14,0 x 20,0	0,5	0,22 x 0,6	0,254 x 1,5	
		0,65	0,3 x 0,6	0,33 x 1,5	
120	14,0 x 14,0	0,4	0,18 x 0,6	0,204 x 1,5	
128	14,0 x 20,0	0,5	0,22 x 0,6	0,254 x 1,5	
144	20,0 x 20,0				
160	24,0 x 24,0	0,2 x 0,6			
176	20,0 x 20,0	0,4	0,18 x 0,6	0,204 x 1,5	
	24,0 x 24,0	0,5	0,2 x 0,6	0,254 x 1,5	
208	28,0 x 28,0		0,22 x 0,6		
216	24,0 x 24,0	0,4	0,18 x 0,6	0,204 x 1,5	
256	28,0 x 28,0				
TQFP	32	5,0 x 5,0	0,5	0,22 x 0,6	0,254 x 1,5
		7,0 x 7,0	0,8	0,35 x 0,6	0,406 x 1,5
	44	10,0 x 10,0	0,8		
		14,0 x 14,0	1,0	0,4 x 0,6	0,508 x 1,5
	48	7,0 x 7,0	0,5	0,22 x 0,6	0,254 x 1,5
	52	10,0 x 10,0	0,65	0,3 x 0,6	0,33 x 1,5
		14,0 x 14,0	1,0	0,4 x 0,6	0,508 x 1,5

Pouzdro	Počet vývodů	Šířka/Délka těla pouzdra (mm)	Vzdálenost vývodů (mm)	Velikost vývodů Šířka/Délka (mm)	Velikost pájecích plošek Šířka/Délka (mm)
TQFP	64	7,0 x 7,0	0,4	0,18 x 0,6	0,204 x 1,5
		10,0 x 10,0	0,5	0,22 x 0,6	0,254 x 1,5
		14,0 x 14,0	0,8	0,35 x 0,6	0,406 x 1,5
	80	10,0 x 10,0	0,4	0,18 x 0,6	0,204 x 1,5
		12,0 x 12,0	0,5	0,22 x 0,6	0,254 x 1,5
		14,0 x 14,0	0,65	0,3 x 0,6	0,33 x 1,5
	100	14,0 x 14,0	0,5	0,22 x 0,6	0,254 x 1,5
	120		0,4	0,18 x 0,6	0,204 x 1,5
128					
144	20,0 x 20,0	0,5	0,22 x 0,6	0,254 x 1,5	




Příklad okótovaného pouzdra QFP [25]

Příloha 3 Pouzdra QFN

Příklady pouzder QFN

Pouzdro	Počet vývodů	Šířka/Délka těla pouzdra (mm)	Vzdálenost vývodů (mm)	Velikost vývodů Šířka/Délka (mm)
QFN	12	3,0 x 3,0		0,23 x 0,55-
		4,0 x 4,0	0,65	0,325 x 0,65
	16	3,0 x 3,0	0,5	0,23 x 0,4
		4,0 x 4,0	0,65	0,33 x 0,6
		5,0 x 5,0	0,8	
	20	4,0 x 4,0	0,5	Pouzdro
		5,0 x 5,0	0,65	Pouzdro
	24	4,0 x 4,0	0,5	Pouzdro
		5,0 x 5,0	0,65	0,3 x 0,4
24	8,0 x 8,0	0,8	0,23 x 0,4	

Pouzdro	Počet vývodů	Šířka/Délka těla pouzdra (mm)	Vzdálenost vývodů (mm)	Velikost vývodů Šířka/Délka (mm)
QFN	28	5,0 x 5,0	0,5	0,23 x 0,55
		6,0 x 6,0	0,65	0,325 x 0,4
	32	5,0 x 5,0	0,5	0,25 x 0,4
		7,0 x 7,0	0,65	0,3 x 0,55
	36	6,0 x 6,0	0,5	0,25 x 0,4
	40			
	44	7,0 x 7,0	0,65	0,25 x 0,55
		8,0 x 8,0		0,325 x 0,4
	48	7,0 x 7,0	0,5	0,23 x 0,4
	52	8,0 x 8,0		0,25 x 0,4
	56	7,0 x 7,0	0,4	0,2 x 0,4
		8,0 x 8,0	0,5	0,23 x 0,4
	64	9,0 x 9,0		0,5
		10,0 x 10,0		
	68	8,0 x 8,0	0,4	0,2 x 0,4
	72	10,0 x 10,0	0,5	0,23 x 0,55
				0,23 x 0,4
	80	12,0 x 12,0	0,4	0,25 x 0,55
100	0,25 x 0,45			




Kóty pájecí plošky pro QFN

Příloha 4 Pouzdra BGA

Příklady pouzder BGA [28] [29]

Pouzdro	Počet vývodů	Vzdálenost vývodů (mm)	Šířka/Délka těla pouzdra (mm)	Velikost matice	Rozložení vývodů
PBGA	84	1,0	11,0 x 11,0	-	-
	144		13,0 x 13,0	12 x 12	Plná matice
	156		15,0 x 15,0	14 x 14	Po obvodu
	160				
	196				

Pouzdro	Počet vývodů	Vzdálenost vývodů (mm)	Šířka/Délka těla pouzdra (mm)	Velikost matice	Rozložení vývodů	
PBGA	208	1,0	17,0 x 17,0	16 x 16	Po obvodu	
	256				Plná matice	
	288	1,0	23,0 x 23,0	22 x 22	Po obvodu	
	324					
	121	1,27	15,0 x 15,0	11 x 11	Plná matice	
	169	1,5	23,0 x 23,0	13 x 13		
	225			15 x 15		
	256	1,27	27,0 x 27,0	20 x 20	Po obvodu	
	272					
	292					
	324		27,0 x 27,0	20 x 20		
	352		35,0 x 35,0	26 x 26		
	388					
	420					
	480					
676	1,27	15,0 x 15,0	11 x 11	Plná matice		
121						
196					18,5 x 18,5	14 x 14
256					21,0 x 21,0	16 x 16
304					21,0 x 25,0	
361					25,0 x 25,0	19 x 19
400					27,0 x 27,0	20 x 20
625					32,5 x 32,5	25 x 25
1089					42,5 x 42,5	33 x 33




Příklad okótovaného pouzdra BGA [28]

Příloha 5 Pouzdra CSP



Příklady pouzder CSP [32]

Pouzdro	Počet vývodů	Vzdálenost vývodů (mm)	Průměr pájecí plošky (mm)	Velikost matice	Rozložení vývodů	Průměr plošky nad via*	Průměr via*
CSP	49	0,8	0,3	7 x 7	Plná matice	0,5	0,25
	81	0,4	0,23	9 x 9		0,23	0,1 – 0,125
		0,5	0,25				
	121	0,8	0,35	11 x 11	Po obvodu	0,5	0,25
	128		0,3	12 x 12	Plná matice	0,2 – 0,25	0,1 – 0,125
	180	0,5	0,35	14 x 14			
	196				Plná matice		
	201					Po obvodu	
	281	0,8	0,3	17 x 17	Plná matice	0,5	0,25
289							

*via – mikropropoj skrz substrát



Pravidlo pro určení rozměru pájecí plošky [32]



Příklad pouzdra CSP [32]