Návrh operačního zesilovače s potlačením vstupní napěťové nesymetrie metodou chopping v technologii CMOS

Abstract

Tato práce se zabývá návrhem chopper topologie pro potlačení vstupní napěťové nesymetrie operačního zesilovače. Práce obsahuje přehled nepřesností vyskytujících se v operačním zesilovači i metody jejich prevence. Hlavním cílem praktické části je design operačního zesilovače použitého k zesílení a útlumu, a spínačů, které jsou použity ve finálním zapojení a ověření jejich funkce v simulačním prostředí Cadence Virtuoso. V návrhu byla použita technologie CMOS 0.25 m.The thesis provides the design of a chopper operational amplifier topology focused on correcting input offset. The thesis contains an overview of inaccuracies which occur in op-amps, as well as methods preventing them. Focus of the practical part is designing an op-amp used for amplification and filtering and switches, which are connected into a final circuit and verifying their functionality in simulation environment Cadence Virtuoso. The design is using CMOS 0.25 m technology.