MADEJA, J. Vývoj RGB kamery s vysokým rozlišením [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.
Cílem diplomové práce bylo vybrat nejvhodnější komerčně dostupný snímač s vysokým rozlišením pro danou aplikaci v biologii a pro vybraný senzor navrhnout řídicí elektroniku. Kamera je navržena na platformě Xilinx Zynq s použitím vývojové desky MicroZed. Tato kamera doplňuje portfolio kamer, které již máme na tomto základy realizované. Student se detailně seznámil s parametry charakterizující optické zobrazovací snímače a podrobně je popsal v teoretickém úvodu. Pro vybraný sensor IMX253 bylo navrženo zapojení desky plošných spojů. V práci jsou dostatečně popsány zásady návrhu rychlých digitálních signálů obvodů a jejich specifika jako je správné použití blokovacích kondenzátorů, routování kritických signálů a podobně. Více pozornosti mohlo být věnováno návrhu a výpočtu spojů s definovanou impedancí pro vysokorychlostní LVDS sběrnici. Detailněji mohl být popsán také návrh napájecích zdrojů, včetně výpočtů a pravidel pro routování spínaných zdrojů. Student k práci přistoupil zodpovědně a v průběhu návrhu pracoval z velké části samostatně. Dílčí kroky v návrhu pravidelně konzultoval. Práce je přehledně strukturována a všechny části návrhu jsou detailně popsány. Vzhledem k tomu, že byl použit nový typ snímače, který v době návrhu ještě nebyl k dispozici a nejasnostem v technické dokumentaci, která byla navíc chybně potvrzena ze strany výrobce, došlo k nesprávnému zakreslení orientace čipu. Z tohoto důvodu bylo nutné navrhnout novou revizi spoje. U druhého spoje došlo omylem k záměně typu konektoru, což se z důvodu časové tísně již nepodařilo opravit. Vzhledem k uvedeným problémům a dalším zpožděním ve výrobě, které student nemohl nijak ovlivnit nebyla kamera kompletně oživena a otestována. Student pro kameru navrhl firmware v prostředí Xilinx Vivado, který implementuje základní bloky nutné pro komunikaci se sensorem. Tyto bloky odsimuloval a částečně, kde to bylo možné, otestoval na zapůjčené vývojové desce. Pro jednotlivé bloky dále navrhl obslužné rutiny v jazyku C. Pro reálné využití IP loků v praxi bude nutné některé části upravit tak, aby splňovali požadavky na korektní implementaci v FPGA. Přes veškeré problémy při realizaci bylo zadání projektu splněno na vysoké úrovni a k úspěšné realizaci již zbývá velice málo. Úrovni práce dále přispívá rozhodnutí psát ji v anglické jazyce. Diplomovou práci doporučuji k obhajobě a navrhuji hodnocení B/85 bodů. Posudek vypracoval Ing. Tomáš Rataj, konzultant diplomové práce.
Študent mal za úlohu vybrať vhodný RGB snímač, navrhnúť modul pre jeho komunikáciu s riadiacim modulom Xilinx Zynq, realizovať modul a otestovať funkčnosť. Študent v teoretickej časti práce podrobne rozobral parametre zobrazovacích snímačov, a na ich základe porovnal jednotlivé snímače. Na základe požiadaviek pre aplikáciu snímania rastliny vo vysokom rozlíšení a potrieb firmy z procesu výberu snímačov vyvstal ako najvhodnejší snímač Sony IMX253. U vybraného senzoru sa študent detailne zaoberal možnosťou pripojenia k hlavnej doske (signály hodiny, napájanie, signálová integrita). Na základe tohoto prieskumu navrhol dosku pre prepojenie so senzorom. Ďalej navrhol prepojovaciu dosku pre riadiaci modul Xilinx Zynq a napájaciu dosku. Následne boli spravené funkčné simulácie digitálnych častí programovateľnej logiky v FPGA Zynq. Zadanie bolo splnené po realizáciu, kedže sa študent k overeniu funkčnosti nedostal pre zásadné chyby v návrhe dvoch dosiek (zrkadlová predloha u dosky senzora, zlý typ konektoru u dosky pre Zynq). Tieto chyby zabránili dokončeniu realizácie v termíne. Realizačný nedostatok bol vyváženým podrobným rozobratím parametrov zobrazovacích senzorov, a rovnako práca si taktiež vyžadovala široký záber odbornosti od návrhu elektroniky (viacvrstvé PCB), k digitálnej logike až k SoC systémom. V návrhovej časti práce je obsiahnutej dosť teórie (blokovanie napájania, zemnenie, LVDS štandart, signálová integrita), málo sú zmieňované vybrané konkrétne typy súčiastok, hodnoty, výpočty (napr. u návrhu zdrojov). Digitálne bloky do hradlového poľa Zynq sa nachádzajú v zle nazvanej kapitole Software (aspoň Firmware). Je uvedené, že všetky bloky v Zynq sú vytvorené z IP jadier. Podľa popisu autor ale použil len IP jadrá pre spracovanie dát zo senzoru (Select IO Interface), jadro procesorového systému a jadrá pre jeho napojenie do digitálnej logiky (AXI4 interface), ostatných 7 blokov je vytvorených v otvorenom kóde VHDL. V obrázku 5.12 je simulácia prevodníku 6b na 12b, kde výstupné hodiny clk_12bit nezodpovedajú polovičnej frekvencii oproti vstupným hodinám clk_6bit, ako sa tomu píše v texte nad obrázkom. V bloku Power_sequencer je použité hradlovanie hodín, ktoré síce funguje, ale nie je to doporučovaná praktika v hradlových poliach. Z formálnej stránky je práca na slušnej úrovni, hlavnou nedokonalosťou je neprehladnosť kvoli chýbajúcemu obsahu. Ďalej sa nájdu len drobnosti v nedostatočnom rozlíšení obrázkov (mimo prílohu) a nové anglické slovíčka (napr. periferals). Aj keď táto práca úplne nesplnila zadanie kvoli spomenutým problémom, je za ňou vidieť množstvo práce v širokom rozsahu odbornosti, ktoré podržalo výsledné hodnotenie na dobrej úrovni.
eVSKP id 102845