BÁRTA, J. Implementace tvarování anténních příjmových svazků radaru v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2019.
Předložená práce se zabývá návrhem tvarování anténních příjmových svazků pro radarové antény a implementací navrženého regulátoru do obvodu FPGA. Práce byla zadána společností Retia a.s., kde byla studentem také vypracována. Úvodní část práce se zabývá popisem fungování radarových systémů a rozborem teorie potřebné k návrhu tvarovače příjmových svazků. Tato část práce je zpracována dostatečně podrobně. Vytknout lze použití videa z youtube jako podkladu pro kapitolu 2.1. Navíc není jasný zdroj obrázků použitých v této kapitole. V další části práce je popsána technická realizace a ověření výsledků. Zpracování této části je zmatečné, informace na sebe vhodně nenavazují a z hlavního blokového schématu projektu není jasné, které bloky student realizoval, ani jak je navržený systém propojen s okolím. Ověření výsledků je zdokumentováno příliš stručně. Chybí zde výstupy syntézy, a není proto možné vyhodnotit efektivnost implementace a rychlost obvodu. Po formální stránce je práce napsána nedbale a obsahuje velké množství překlepů. Dle odborného konzultanta student pracoval průběžně a intenzivně. Z hlediska vedoucího diplomové práce je nutné dodat, že student nedocházel pravidelně na konzultace. To se projevilo nízkou kvalitou popisu technického řešení a vyhodnocení výsledků. Dle posudku odborného konzultanta je zadání splněno, s čím je možné souhlasit. Celkově hodnotím práci stupněm D s počtem bodů 67.
Student Jakub Bárta vypracoval diplomovou práci na téma Implementace tvarování anténních příjmových svazků radaru v FPGA. Text práce je rozdělen na dvě části. V první části student seznamuje čtenáře neznalého problematiky s funkcí radarů a anténních řad použitých v radarech. K prvním dvěma kapitolám nemám vážnějších připomínek. Druhá část práce se pak věnuje realizaci vlastního zařízení. Stuktura této kapitoly je dle mého názoru nevhodně zvolena, neboť nejdříve jsou popsány dílčí funkce a funkční bloky a až posléze představena struktura celého zařízení. Kapitola popisující propojení jednotlivých komponent v celek (kapitola 3.4) pak operuje s jinými názvy než jsou použity v předchozích kapitolách. Navíc je mezi kapitoly věnující se popisu dílčích bloků v obvodu FPGA vložena kapitola popisující skript pro Octave (kapitola 3.3.2). U kapitoly 3.5 pak není uvedeno, kde a jak je zpracování UDP paketů provedeno a čtenář si jen může domýšlet, že se jedná o funkci implementovanou v hardwarového procesoru. Vzhledem k výše uvedenému je pak obtížné se v textu zorientovat. Z odborného hlediska nacházím v práci několik nedostatků. Zcela postrádám zdůvodnění volby plně paralelní architektury pro modul beamformeru. Tato architektura je velmi náročná na využité zdroje a limituje možnost implementovat větší množství těchto jednotek v jednom obvodu FPGA. Domnívám se, že by bylo vhodné v práci analyzovat frekvencí dat přicházejích po sběrnicích AXI a Avalon vzhledem k pracovní frekvenci obvodu FPGA, a zhodnotit, zda není možné některé výpočty serializovat pro snížení množství využitých zdrojů. V práci také postrádám vyhodnocení využitých zdrojů v obvodu FPGA a maximální pracovní frekvenci. Simulace aritmetický operací na úrovni RTL s náhodnými čísly nejsou nutné. Vzhledem k tomu, že pro implementaci těchto operací jsou použity standardizované funkce, jejich funkci není třeba ověřovat na RTL úrovni. Naopak, při simulace aritmetické jednotky by měly být především ověřeny kombinace maximálních a minimálních hodnot vstupních čísel pro ověření, zda může nastat přetečení nebo podtečení při výpočtu. Po formální stránce je práce na podprůměrné úrovni. V textu se vyskytuje větší množství překlepů a gramatických chyb. Na mnoha místech jsou zkratky psány malými písmeny, a to dokonce i v nadpisu kapitoly (kapitola 5). Přes výše uvedené nedostatky se domnívám, že zadání práce bylo splněno, a doporučuji práci k obhajobě s hodnocením E/55 bodů.
eVSKP id 119407