ČÁSLAVSKÝ, F. Rozšiřující rozhraní pro vývojové desky s obvody FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.
Zadáním předkládané bakalářské práce bylo navrhnout a realizovat sadu rozšiřujících rozhraní pro vývojovou desku s obvody FPGA, konkrétně Spartan-3 starter board. Rozšiřující desky měly být následně společně s potřebným programovým vybavením a uživatelskou dokumentací využívány ve výuce. Původním cílem bylo realizovat konkrétně audio vstup, audio výstup, video vstup, video výstup. V průběhu řešení bylo po domluvě s vedoucím práce od realizace rozhraní pro vstup videa upuštěno. Student vypracoval návrh a vytvořil prototypy dvou rozšiřujících desek. První deska slouží ke generování VGA signálu. Pomocí desky je možné generovat obraz s 24-bitovým barevným rozlišením. Tento přípravek je funkční a student vypracoval též stručný uživatelský manuál. V případě druhé desky student provedl obvodový návrh, realizaci prototypu, návrh a simulaci základního ovládacího modulu do obvodu FPGA a napsal stručný uživatelský manuál. Druhou desku se nepovedlo oživit. Z dostupných dat není jasná příčina nefunkčnosti. Ovládací modul pro FPGA neobsahuje všechny potřebné vstupy a výstupy. V případě funkčního hardware by bylo možné pouze nastavit úroveň hlasitosti jednotlivých kanálů. Chybí převod komunikace ze sběrnice I2S na paralelní sběrnici v FPGA a naopak. Negativně hodnotím přístup studentak řešení práce. Proběhlo naprosté minimum konzultací. Jako vedoucí práce jsem nebyl informován o aktuálním postupu a stavu řešení. O problémech s oživením desky s audio rozhraním a absencí potřebné funkcionality ovládacího modulu v FPGA jsem se dozvěděl pouhý týden před odevzdáním práce. Špatný přístup studenta k řešení bakalářské práce se podepsal na její kvalitě a většina důležitých výstupů není v potřebné kvalitě. Vzhledem k špatnému přístupu studenta k řešení a dosaženým výsledkům hodnotím práci stupněm E s pouhými padesáti body.
Student František Čáslavský vypracoval bakalářskou práci na téma „Rozšiřující rozhraní pro vývojové desky s obvody FPGA“. Bakalářská práce je mimo úvod a závěr rozdělena do tří kapitol, práce není jasně dělena mezi teoretickou a praktickou část, jednotlivé kapitoly ale na sebe navazují a vhodně se doplňují. Po formální stránce je práce průměrná, student vhodně využívá ilustrační obrázky, ty však nemají jednotný formát (různé fonty, velikosti písma, ang., česky), nedodržuje velikost symbolů v rámci práce (např. pro rezistory). Je škoda, že student obrázky i schémata nesjednotil do jednotné formy. Práce obsahuje chyby (nedefinované záložky), délka textu práce je na minimu povoleného rozsahu. Předložené technické řešení je nedotažené, student sice realizoval dva výukové moduly, ale plně funkční je pouze jeden, druhý modul, se studentovi nepodařil plně oživit. Student splnil zadání, z bakalářské práce je však patrné špatné časové rozvržení při její realizaci, práce tak působí nedodělaným dojmem. Práci doporučuji k obhajobě a hodnotím stupněm E.
eVSKP id 103610