SVOBODA, T. Vysokorychlostní akviziční systém [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2018.
Student měl za úkol vybrat a otestovat vhodnou vzorkovací aparaturu, která svými parametry vyžaduje použití nejnovějších technologií v oblasti AD převodníků. V úvodu práce je uveden obecný popis komponent a technologií použitých v práci: AD převodníky, obvody FPGA, paměťová rozhraní, standard JESD-204B a Ethernet. V některých ohledech je popis poněkud zbytečný, jako je například obecná struktura FPGA (v dnešní době je již dostatečně známa). Účelnější by bylo se hlouběji věnovat podstatným aspektům, jako například pamětem dostupným přímo v FPGA (BRAM, UltraRAM), kalkulace ceny za 1 MB paměťového prostoru, důkladnější analýzu propustnosti jednotlivých rozhraní (např. kolik paralelních čipů DDR4 by bylo nutné použít pro požadovanou aplikaci). Následuje analýza dostupných AD převodníků a obvodů FPGA vhodných pro cílovou aplikaci, kde student korektně zohledňuje nejen technické parametry, ale i cenu a dostupnost. Z analýzy jako optimální řešení vyplynulo použít pro aplikaci dvě evaluační desky (AD převodník a FPGA), což je korektně zdůvodněno vysokou náročností (cenovou i časovou) již samotného návrhu vlastní nové desky plošných spojů pro takové komponenty. Vzhledem k cenám modulů bylo přistoupeno ke kompromisu vzhledem k požadované hloubce záznamu (menší dostupná paměť v FPGA). Po prodlení, způsobeném průtahy souvisejícími s importem desky s AD převodníkem, student začal oživovat akviziční sestavu. Během konfigurace musel řešit řadu problémů, které nebyly zdokumentovány. Některé se mu podařilo vyřešit s pomocí diskuzních fór na stránkách výrobce, další byl nucen vyřešit samostatně. Nakonec se mu podařilo oživit celý měřicí řetězec, který (až na drobnou chybu v procesu čtení paměti) plně vyhovuje zadání práce. Práce obsahuje drobné formální chyby, jako osamocené řádky nebo špatné formátování seznamu literatury, které ale významně nesnižují její úroveň.
V první teoretické části práce student rozebral oblasti jednotlivých součástek a protokolů vysokorychlostního měřícího řetězce. Student dále udělal přehled na trhu dostupných součástek (A/D převodník, FPGA, paměť) k sestavení vysokorychlostního měřícího řetězce. Na základě parametrů, dostupnosti, ceny a kompatibility byla vybrána vývojová deska Genesys2 s FPGA Kintex7 a vývojová deska A/D od Analog devices s 12-bitovým A/D převodníkem, který může vzorkovat s kmitočtem až 6,4 GS/s. Desky jsou propojeny pomocí konektoru FMC+ HPC. Jádro práce spočívalo v oživení rozhraní JESD204, kde se vyskytli problémy ve fyzické a následně z toho v transportní vrstvě, které stáli mnoho času, ale nakonec se podařili opravit. Další částí byl řídící blok s Microblaze, který řídil zapisování vzorků do paměti a vyčtení po ethernetu. Tady se taky vyskytl problém se šířkou paměti, který se nestihl sice odstranit, ale dalo se ho obejít pomocí úpravy dat v Matlabu. Je škoda, že se namísto blokových pamětí BRAM nedala využít externí DDR paměť, která nebyla dostupná v dostatečné propustnosti pro rychlost A/D převodníku. U ethernetového spojení přes lwIP Stack nebylo jasné, jakým protokolem se data předávají, byli popsané oba TCP i UDP. Na příjem dat byla vytvořena aplikace v jazyce Python se zobrazením v časové i kmitočtové oblasti. Poslední testovací část práce se věnovala testování rozhraní A/D JESD204 na testovacích sekvencích a reálných signálech. Na testovacích sekvencích bylo popsané odladění chyb ve fyzické a transportní vrstvě u JESD204 rozhraní. U testování na reálných signálech byli vyhodnocené parametry nabraných signálů a porovnané s katalogovými údaji, které se nedali dosáhnout vzhledem k orientační povaze měření. V práci student přeukázal mimo schopnosti se zvládnutím základů embedded systémů i ladící schopnosti s novými technologiemi (JESD204). Určitě by práce byla bohatší o rozsáhlejší testování na reálných signálech, a problémy s blokovou pamětí by byli odstraněny nebýt časové ztráty u bádání nad problémy s rozhraním JESD204 u převodníku, které byli zásadní pro tuto práci a napokon se jej podařilo i úspěšně oživit. Ze zadání chybí porovnání způsobů přenosu dat do PC, mimo ethernet existují i jiné rozhraní. Po formální stránce práci provází množství překlepů, chyb ve skloňování a chybějících čárek ve větách, zakončené rozhozeným formátováním literatury. V kapitole 4.3 CGS není inicializovaná signálem SYSREF - s obrázkem to nekoresponduje.
eVSKP id 110449