\chapter{Závěr}

Cílem této práce bylo implementovat amplitudový modulátor do obvodu FPGA s~pevnou hloubkou modulace, nosným harmonickým kmitočtem $f = 1,125 \, \jedn{kHz}$ a~rozlišením 8 bitů. V~úvodní části byla krátce shrnuta historie amplitudové a frekvenční modulace pro rozhlasové vysílání. V~teoretické části byl vyjádřen princip a~průběh amplitudové a frekvenční modulace v~časově i~kmitočtové oblasti. Byly zmíněny normy pro rozhlasové vysílání v~České republice. Jedna z~kapitol byla věnována způbsobu $\Sigma - \Delta$ modulace a její použití v~elektrotechnice. 
\\

Praktická část se zabývá návrhem amplitudového modulátoru. Byl realizován 8-bitový A/D převodník, který obsahuje $\Sigma - \Delta$ modulátor prvního řádů v~obvodu FPGA, CIC a FIR digitální filtr. Dále byl realizován blok pro změnu rozsahu signálu, násobení vzorků, paměť ROM se vzorky funkce sinus a~výstupní $\Sigma - \Delta$ modulátor, který slouží jako D/A převodník. Před samotným VHDL popisem byl vytvořen kompletní model v~programu Simulink a~otestována korektní funkčnost návrhu. Pro realizaci byl vybrán FPGA obvod Virtex-5 od firmy Xilinx, který dokáže pracovat na potřebném pracovním kmitočtu a díky vstupním diferenčním párům, které obsahuje, bylo možné velice elegantně vytvořit A/D převodník pouze za použití dvou pasivních součástek, který umožňuje digitalizovat napětí v~rozsahu $0$ až $2,5 \, \jedn{V}$. Výsledné zařízení umožňuje podle normy pro rozhlasové vysílání amplitudově modulovat zvukový signál na nosný kmitočet $1,125 \, \jedn{MHz}$, při maximálním rozkmitu signálu s~hloubkou modulace $76\%$. Všechny cíle práce se podařilo splnit. 

Na vývojové desce ML-506 nelze ověřit plný potenciál zapojení, protože deska není uzpůsobena pro šíření analogových signálů. Vzhledem k~malému výstupní výkonu z~pinu obvodu FPGA, by pro praktické použití bylo vhodné tento obvod doplnit patřičným zesilovačem a~anténou.
\\

V~eventuální navazující diplomové práci by bylo vhodné amplitudový modulátor doplnit o~přeladitelnost nosného kmitočtu za pomoci implementace DDS bloku. Dále by mohla být paměť ROM se vzorky funkce sinus komprimována, aby se snížil počet obsazených ekvivalentních hradel a také by jistě obsluha ocenila možnost nastavení hloubky modulace, která je v~této bakalářské práci neměnná.

Dalším zlepšením by mohla být implementace frekvenční modulace do obvodu FPGA, která v~této práci není řešena a přesahuje rámec bakalářské práce.
