KOLAŘÍK, J. Implementace PCS podvrstvy 400 Gb/s Ethernetu v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2019.
Posudek je založen na vyjádření externího konzultanta pana Ing. Štěpána Friedla viz příloha.
Cílem diplomové práce byl návrh a implementace PCS podvrstvy 400 Gb/s Ethernetu v FPGA podle standardu IEEE 802.3bs-2017. Textová část práce je přehledně rozdělena do šesti kapitol. První 3 kapitoly obsahují teoretický popis FPGA obvodů, Ethernetu a jeho fyzické vrstvy. Kapitoly 4 až 6 následně popisují vlastní návrh, implementaci a simulaci navržené PCS jednotky. Práce je na velmi dobré odborné úrovni. Student v rámci práce navrhl jednotku PCS, kterou následně popsal v jazyce VHDL a implementoval do vybraného obvodu FPGA. Funkci jednotky student ověřil pomocí simulace. Ověření funkce jednotky by však mohlo být důkladnější s využitým automatické kontroly správné funkce jednotky. Taktéž součástí ověření funkce jednotky by mohlo být uvedeno dosažené pokrytí kódu. Z formálního hlediska je práce na dobré úrovni, k práci mám jen menší výhrady jako např. špatné značení šířky signálů (např. 256-bitů) a skloňování anglických pojmů (např. Encoderu, Scrambleru, Decoderu). Práci doporučuji k obhajobě a hodnotím stupněm výborně.
eVSKP id 119418