GALIA, J. Analyzátor sběrnice s hradlovým polem Spartan 3 [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2013.

Posudky

Posudek vedoucího

Bradáč, Zdeněk

Student měl za úkol navrhnout a realizovat jednoduchý analyzátor komunikačních sběrnic primárně se zaměřením na osmibitové mikropočítače a jejich komunikaci s inteligentními periferiemi. V rámci diplomové práce student navrhnu koncepci systému, sestavil obvodové zapojení a vytvořil návrh desek plošných spojů. Dále student elektroniku oživil a vybavil programovým vybavením pro jednotlivé periferie. Jako demonstrační úloha bylo zvoleno zapojení osmibitového mikrokontroléru s inteligentním alfanumerickým displejem. Pro tuto demonstrační úlohu student vytvořil systémové nástroje pro použité hradlové pole a demonstroval funkci analyzátoru. Student se dále zabýval problematikou spolehlivosti a chybovosti analýzy. Student pracoval samostatně a vysokým nasazením. Vlastní realizace je povedená a funkční. Mnoho času bylo věnováno spolehlivosti automatické analýzy dat na sběrnici, což je velice obtížný úkol. Je nutno konstatovat, že i přes značnou obtížnost tohoto problému dosáhl student velmi dobrých výsledků. Práci studenta považuji a svědomitou a diplomovou práci doporučuji k obhajobě.

Navrhovaná známka
B
Body
85

Posudek oponenta

Valach, Soběslav

Předložená diplomová práce se zabývá návrhem jednoduchého analyzátoru sběrnice založeného na hradlovém poli Spartan 3AN. Součástí práce je vlastní návrh obvodového řešení, realizace HW modulu, firmwaru pro FPGA a SW vybaveni pro mikroprocesor AT Mega. Pro splnění tohoto úkolu prokázal diplomant schopnost nastudovat problematiku digitálního zpracování dat, návrh desek plošných spojů, programovaní softcore procesorů PicoBlaze a procesoru AT Mega. Práce je správně logicky rozdělena do kapitol. V úvodních kapitolách popisuje vlastní hradlové pole, jeho komponenty, vlastnosti použitých periferních zařízení připojených k FPGA. Následující kapitoly jsou věnovány návrhu HW modulů a popisu implementace SW a FW logického analyzátoru. V poslední části jsou diskutovány dosažené výsledky, v jejichž interpretaci se vyskytují chyby a chybné závěry. Úspěšnost analyzátoru nelze v takto omezeném rozsahu posuzovat jako statistickou veličinu a vyjadřovat pravděpodobnost úspěšné detekce namísto odstranění příčiny, která tuto vlastnost způsobuje. Předložená práce v podstatě splňuje všechny body zadání a svědčí o inženýrských schopnostech diplomanta. Přes některé výhrady navrhuji hodnocení velmi dobře.

Navrhovaná známka
B
Body
85

Otázky

eVSKP id 66299