MATOUŠEK, P. Implementace HDL modulu pro předzpracování dat z vícekanálového ADC [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2024.
Zadání diplomové práce Bc. Petra Matouška vzniklo jako externím zadáním společnosti, TESCAN ORSAY HOLDING, a.s. Moje role jako vedoucího práce, byla spíše formálního charakteru, diplomant v rámci řešení úkolů práce komunikoval s externím konzultantem Ing. Jaroslavem Dohnalem z uvedené externí společnosti. Hlavním cílem práce byla implementace HDL modulu pro předzpracování dat získaných z vícekanálového převodníku, včetně implementace komponent zajišťující komunikaci s nadřazeným systémem pomocí sběrnice SPI. Mezi dílčí cíle dále patřila definice požadovaných parametrů úlohy včetně parametrů komunikace s nadřazeným systémem, definice metod využívaných při předzpracování dat v dané úloze, návrh blokového schématu výsledného řešení a volba vhodného FPGA i vícekanálového A/D převodníku. Samotná realizace modulu požaduje implementaci zvolených metod předzpracování a komunikace pomocí vhodného HDL jazyka, ověření a demonstrace funkčnosti celého řešení na vhodně zvolené úloze. Student věnoval řešení práce dostatek času, jednotlivé úkoly si pravděpodobně v počátcích řešení práce vhodně rozvrhl. Konzultace však navštěvoval v omezené míře, vždy ovšem prezentoval průběžně dosažené výsledky. Text zpracovával průběžně, ale při závěrečném dokončování textu pravděpodobně získal chybný dojem, že již není co konzultovat. Což je škoda, protože například úvodní kapitola na str. 14 označena jako „Cíle práce“ popisuje výsledné řešení a nikoliv očekáváný počáteční rozbor cílů práce definovaných v zadání. V rámci práce diplomant navrhl koncepci celého řešení i jednotlivé komponenty. Navrhl, implementoval a otestoval funkčnost výsledného řešení. Jako vedoucí práce mohu zodpovědně konstatovat, že požadované cíle práce byly splněny. Student klade při prezentaci výstupů práce větší důraz na implementační výsledky, ale opomíná definovat počáteční teoretické předpoklady, parametry vstupních dat a předem diskutovat očekávané výsledky plynoucí z těchto předpokladů a parametrů. Kladně tak alespoň hodnotím snahu studenta ověřit komparačním způsobem výstupní data získaná z HDL modulu s implementací metod pomocí jazyka Python. Práce má dostatečný rozsah (84 stran). Dosažené výsledky a také formální úroveň zpracování práce svědčí o inženýrských schopnostech studenta. Předložené práci navrhuji hodnocení: Dobře – C. (76)
Diplomové práce pana Bc. Petra Matouška byla zaměřena na implementaci modulu pro předzpracování dat z vícekanálového A/D převodníku. Předzpracování digitalizovaných dat mělo být provedeno v hradlovém poli a modul měl být popsán jazykem VHDL. Náročnost zadání považuji po odborné i časové stránce za mírně nadprůměrnou, protože zadání zasahovalo do oblasti teorie zpracování signálů a číslicové filtrace i do praktické oblasti programování v jazyce VHDL a práci s hradlovými poli. Oblast číslicové filtrace je na UAMT vyučována pouze okrajově. Diplomová práce obsahuje cca 72 stran textu a je členěna do 10 kapitol. Výhrady mám již ke kapitole „Cíle práce“ . Dle názvu kapitoly bych předpokládal, že v ní diplomat uvede požadavky na navrhovaný modul a definuje parametry, kterých chce dosáhnout. Místo stanovení parametrů navrhovaného modulu se bohužel v této kapitole autor pokouší o prezentaci výsledků práce, což však měl udělat až na konci práce. O skutečných cílech práce se zde čtenář nic nedozví. Za zásadní chybu považuji, že pan Matoušek na začátku práce nestanovil, jaká data chce předzpracovávat (např. kmitočtový rozsah) a čeho má být předzpracováním dosaženo (např. odstranění rušivé složky nebo snížení požadavků na analogový antialiasingový filtr, získání konkrétní složky spektra signálu, odstranění šumu, zda je požadováno, aby filtry měly lineární průběh fázové charakteristiky, …). Dále diplomant měl uvést, zda a jak byl limitován při výběru komponent (A/D převodník, hradlové pole) požadavky firmy TESCAN GROUP a. s. Dle 2. bodu zadání měl diplomant definovat parametry převodu a zvolit vhodné metody pro předzpracování dat. Popis parametrů převodu jsem však v práci nikde nenašel. Autor zde velmi povrchně popisuje decimaci signálu, FIR filtry a CIC filtry. Naprosto zbytečně zde uvádí definice typů filtrů, což jsou věci všeobecně známé. Navíc diplomant používá nesprávné termíny jako „dolnopropustní filtr“ (místo filtr typu dolní propust), „Lineární fázový FIR filtr“ (místo filtr s lineární fází) a „Minimální fázový FIR filtr“ (místo filtr s minimální fází). Postrádám také zdůvodnění, proč diplomant neuvažuje pro předzpracování dat filtry s nekonečnou impulsní odezvou (IIR). Vzhledem, k tomu, že zpracování signálů je jádrem práce, předpokládal bych podstatně hlubší rozbor jednotlivých metod a jejich matematický popis. Problematiku CIC filtrů a decimace mohl diplomat zpracovat např. na základě literárního zdroje označeného v práci jako [16]. Nechápu, proč z tohoto online textu převzal pouze obrázek na první straně. U diplomanta bych také očekával, že bude využívat i knižní publikace nebo vysokoškolské učební texty, ne pouze internetové online zdroje. Schopnost pana Matouška pracovat s odbornou literaturou považuji za nedostatečnou. Bod 4 zadání diplomantovi ukládá vybrat vhodný FPGA a vícekanálový převodník A/D převodník. Pan Matoušek se však v práci výběrem FPGA ani vícekanálového převodníku nezabývá, pouze uvádí, že pro realizaci práce použil kartu firmy TESCAN. Za pozitivní považuji, že autor dokázal pomocí jazyka VHDL implementovat algoritmy pro FIR filtry, CIC filtry a decimaci dat. Vytvořil také kód pro implementaci zařízení typu master i slave pro sběrnici SPI. Pro testování softwarových entit použil frameworku VUnit a knihovny jazyka Python. Bohužel při prezentaci výsledků testů uvádí nesprávné popisy. Zaměňuje pojem časový průběh s pojmem frekvenčními charakteristika (Obr. 6.25 na str. 63, Obr. 6.29 na str. 67 ). V popisu svislých os frekvenčních charakteristik (Obr. 6.27 na str. 64, Obr. 6.31 na str. 69, Obr. 7.5 na str. 75, Obr. 7.6 na str. 77, Obr. 7.9 na str. 80) diplomant nesprávně uvádí zisk místo útlum (jedná se o záporné hodnoty v dB). Výhrady mám k testování implementace decimátoru na str. 70. Diplomant uvádí: „Nejdříve byl vyfiltrován signál se šumem vhodným filtrem typu dolní propust (v tomto případě FIR) a poté přiveden do bloku decimace“. Vůbec není specifikována úroveň signálu a úroveň šumu ani frekvenční přenos či charakteristika filtru. Dále diplomant píše, že signál byl filtrován antialiasingovým filtrem. Opět antialiasingový filtr není nijak specifikován. Chybí blokový diagram zobrazující, v jakém pořadí byly jednotlivé filtry a decimátor propojeny. Není zřejmé, co přesně znamenají signály na Obr. 63 a kde se přesně v řetězci zpracování signálu nacházejí. V kapitole 7 postrádám otestování HDL modulu pro předzpracování dat získávaných z více kanálů A/D převodníku současně. Diplomant testuje modul na datech získávaných pouze z jednoho kanálu A/D převodníku. Po grafické stránce je na solidní úrovni. Dle mého názoru diplomant nesplnil část bodu zadání číslo 2 (Definujte požadované parametry převodu) a bod zadání číslo 4 (výběrem obvodu FPGA ani A/D převodníku se nezabýval). Ostatní body zadání splnil. V problematice zpracování signálů (decimace, číslicová filtrace) se dokázal orientovat jen povrchně. Výrazně lepší byla jeho schopnost pracovat s obvody FPGA a programovat v jazyce VHDL. I přes uvedené výhrady k práci diplomanta konstatuji, že pan Matoušek prokázal inženýrské schopnosti. Na základě výše uvedených skutečností hodnotím práci Bc. Petra Matouška známkou D/60 bodů.
eVSKP id 160099