KAZELLE, K. Adaptivní rozdělovač datového toku [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2013.
Student na zadaném tématu pracoval vzhledem ke změně zadání až od února (celkem 4 měsíce), což se negativně projevilo na rozsahu práce a stavu jejího dokončení. S ohledem na aktuální potřebu vývoje bylo zadání navíc zaměřeno na původně okrajovou oblast, a to implementaci rozhraní MAC dle normy IEEE do obvodu FPGA. Student na zadané problematice pracoval intenzivně, průběžně docházel na konzultace. V počátku řešení projektu se věnoval studiu standardu IEEE, následně psal zdrojové kódy pro implementaci a ověření funkčnosti dílčích bloků. Průběžně se snažil jednotlivé moduly co nejvíce zjednodušit, což bylo žádoucí. Nicméně při kompletaci systému se ukázalo, že některým blokům chybí klíčové funkcionality (přílišné zjednodušení) a znemožnilo to funkčnost bloku MAC jako celku. V současné době stále probíhají úpravy kódu. Samotná práce je zaměřena téměř výhradně na problematiku rozhraní MAC, jelikož byla většina úsilí věnována právě tomuto bloku. Tím došlo k mírnému odchýlení od původního zadání, což byl ale požadavek vedoucího práce (můj). Vzhledem k obsahové a časové náročnosti práce považuji její současný stav za uspokojivý. Výhrady mám k vyjadřování studenta, které je poněkud nepřesné a místy dokonce zavádějící, nevyvaroval se ani řady formálních chyb (odkazy na literaturu, atd.). Práce bohužel působí jako teprve rozpracovaná, psaná ve spěchu.
Autor se ve své práci zaměřuje především na blok obstarávající nastavení komunikačního rozhraní, který je v práci dokončen do stavu funkčních simulací. Tento blok je jistě součástí řešení, nicméně hlavní část zadání - algoritmus rozdělování dat - zůstává bez detailnějšího zpracování. Dělení a slučování dat je popsáno na dvou stranách těsně před závěrem práce formou blokového diagramu bez dalšího zpracování, simulací, řešení konfliktních stavů a alespoň ověření pomocí simulace. Podle zadání měl autor algoritmus nejen navrhnout, ale také ověřit jeho funkčnost na prototypové desce. Ani v závěru autor nezdůvodnil proč zadané téma nesplnil. Vlastní práce je zpracována ledabyle. Obsahuje mnoho chyb a nedodělaných částí. V popisech obrázků jsou například v celé práci místo odkazů na zdroj uvedeny hvězdičky. Popisy stavových diagramů jsou nesrozumitelné, obrázky s výsledky simulací jsou v některých případech špatně čitelné. Oproti tomu slovní popisy simulací jsou poměrně zdařilé. Práce působí tak, že ji autor před odevzdáním nezkontroloval.
eVSKP id 65689