ČERNÝ, M. Efektivní detekce radarových signálů v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2018.
Student se měl seznámit s metodami detekce radarových signálů, jako jsou přizpůsobený filtr, korelační přijímač, CFAR a jiné. Dále je měl vzájemně porovnat a modelovat v prostředí Matlab. Vybranou metodu pak měl implementovat do hradlového pole FPGA a provést na ní měření s reálnými signály. Student provedl poněkud stručný rozbor problematiky detekce a popsal vybrané metody detekce, konkrétně korelační detektor, přizpůsobený filtr, CFAR a komparátor energetických hladin (poslední pro experimentální účely ústavu). Srovnání metod bohužel není provedeno relevantně (jak sám student uvádí). Před simulací metod v Matlabu byla popsána metodika a způsob simulace, co se týče rozsahů a validnosti parametrů a výsledků simulace. U definice SNR bylo přistoupeno k zjednodušení definice, kvůli rozprostření výkonu pulzního signálu v čase. K jednotlivým detektorům byly změřeny závislosti Pfa a Pde na SNR pro různé délky pulzů (200 ns, 500 ns, 1 us, 2 us). Pravděpodobnost detekce pro nejkratší pulz u komparátoru energetických hladin vycházela jinak, než ostatní. U porovnání metod se porovnával rozsah poměru SNR pro běžné limity parametrů Pfa a Pde, a také čas výpočtu, který může být v Matlabu oproti hardwarové implementaci značně jiný. Výsledky jsou tedy zcela nerelevantní. Pro implementaci byla vybrána metoda CFAR. Student tuto metodu implementoval, přidal k ní testovací bloky s počítadly pro měření statistiky Pde a Pfa, a přes Ethernet posílal data do aplikace. Před implementací ještě ověřil správnost měření v simulaci ve vývojovém prostředí ISE a porovnal jí s Matlabem. Výsledky se shodují až na horší kvantizační a časové rozlišení digitálního bloku. Zdrojové HDL kódy jsou bohužel napsány programátorským stylem, nevhodným pro implementaci v FPGA. Implementaci student dále ověřil testováním na reálných signálech. Určitou potíží bylo stanovení poměru SNR, které degradovalo použití absolutní hodnoty pro odstranění negativního stejnosměrného offsetu převodníku. To byl patrně hlavní důvod, proč prahová konstanta neodpovídala teorii, a byla pak stanovena experimentálně z naměřených pravděpodobností Pde a Pfa. Pro danou konstantu pak byly změřený pravděpodobnosti Pde a Pfa na poměru SNR pro různé délky pulzu. Porovnáním se simulací v Matlabu vycházely horší výsledky, které byly patrně způsobeny špatnou definicí SNR a přesnosti výpočtu v pevné řádové čárce v FPGA. Práce je členěná logicky, ale rozsah práce není úměrný času na ní stráveném. Student se snažil v práci zdůvodnit rozdílné výsledky teorie, simulace a implementace, bohužel zůstalo u nepodložených dohadů. Po formální stránce je práce na dobré úrovni, jen pár drobností: občas překlep, zopakované slovo, vynechané slovo, popis osy grafu na Obr. 2.6, špatný odkaz na obrázek.
Autor práce popsal základní principy používané v radarových systémech pro detekci cílů. Zaměřil se na metody detekce odrazu signálu vyslaného radarem od cíle. Tři metody teoreticky popsal a nasimuloval v Matlabu. Naměřené výsledky přenesl do grafů. Nevhodnou volbou os (lineární/logaritmická) však u části grafů limituje jejich výpovědní hodnotu. V případě CFAR metody detekce odrazu pozoruje, dle autorova zdání, náhodné chování pravděpodobnosti falešného poplachu. Problém je v grafech řešen lineární interpolací, chybí však porovnání s výsledky z většího statistického vzorku simulací vzniku falešného poplachu při příjmu šumu. Při sestavování designu pro FPGA autor maximálně využil existujících HDL kódů a sám popsal metodu CFAR detekce v jazyce VHDL. Autor k práci nepřiložil simulační VHDL kódy a dle popisu neprovedl srovnání Matlabovské simulace CFAR metody s její implementací pro FPGA pro stejný, uměle vytvořený signálový vstup. Pří návrhu buňky autorem nazvané Detektor, autor řeší problém s nenulovou střední hodnotou signálu a převážné zápornými čísly z AD převodníku. Zvolné řešení ve formě absolutní hodnoty signálů na vstupu není podloženo a ani porovnáno s jiným alternativním postupem. Sám autor pak zmiňuje negativní vlivy řešení na výsledné vlastnosti detektoru v FPGA. Přestože autor volí implementaci CFAR metody pro její univerzálnější a reálnějšího využití v reálném prostředí s proměnou úrovní SNR, její implementace nepůsobí příliš univerzálně a ani nevyužívá možností cílového obvodu FPGA, jako např. hardwarové násobičky. Autorem navržený design CFAR lze považovat za použitelný pro nižší vzorkovací frekvence, kde nedojde k problémům s plněním časových podmínek při sčítání 128 14bitových hodnot v jedné periodě hodinového signálu. Formální stránka textu práce je, vyjma nedostatků ve formě chybějícího slovíčka ve větě, zavádějící formulace a chybějící výsledné jednotky u vzorce, dobrá. Zadání autor splnil.
eVSKP id 110480