JEDLIČKA, P. Softwarový přijímač GNSS [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.
Pan Jedlička na vývojové desce s FPGA Xilinx Zynq 7000 vytvořil funkční přijímač signálů L1 C/A GPS a E1 OS Galileo. Celý vývoj VHDL kódu nejprve podrobně simuloval v Matlabu. Vzniklo tak velké množství simulačních a testovacích skriptů a funkčních kódů. Během roku práci pravidelně konzultoval s vedoucím, dbal jeho rad a přicházel s vlastními inovativními řešeními. Práce poslouží jako dobrý základ a jako studie proveditelnosti přijímače moderních GNSS signálů na dané platformě. Student prokázal dobrou orientaci jak v programování hradlových polí ve VHDL, tak v aplikačním programování ARM jádra, na kterém musel vytvořit vlastní netriviální bare-metal aplikace pro samotné testování přijímače. Práci chybí již snad jen zpracování výstupních dat. Po formální stránce je práce dobře zpracovaná, pouze vzhledem ke své složitosti nejsou některé části dostatečně názorně vysvětleny. Práci doporučuji k obhajobě s 90 b.
Předložená diplomová práce Bc. Petra Jedličky je zaměřená na návrh softwarového řešení přijímače volně dostupných signálů družicových systémů GPS a Galileo. Písemná část práce obsahuje celkově 79 stran tématicky rozdělených do 4 hlavních kapitol, přičemž kapitoly 2, 3 a 4 o celkovém rozsahu 65 stran lze považovat za jádro práce. Seznam použité literatury obsahuje 23 referencí. Převažují volně dostupné zdroje. K práci je přiložený archiv projektu se zdrojovými kódy pro vývojová prostředí Matlab a Vivado. V úvodní kapitole autor stručně popisuje základní vlastnosti družicových navigačních systémů a zaměřuje se zejména na rozdíly mezi systémy GPS a Galileo s ohledem na generování vysílaných signálů. Pro další etapy projektu vybírá volně dostupné signály L1 C/A – systém GPS a E1 (E1-OS) – systém Galileo. Oba signály s pracovním kmitočtem 1575.42 MHz. Druhá a třetí kapitola je již zaměřená na konkrétní problémy v návrhu softwarového přijímače signálu v základním pásmu a to ve dvou hlavních oblastech. První je počáteční odhad kmitočtového offsetu signálu a odhad fáze rozprostírací sekvence, protože se jedná o systémy s CDMA přístupem na rádiový kanál. Druhou oblastí je sledování kmitočtové a fázové odchylky jednotlivých družicových signálů. Právě problematika sledování uvedených parametrů tvoří hlavní oblast studentovy práce a vede až k implementaci v cílové platformě FPGA. Z dostupných pramenů technické literatury student vybírá konkrétní metody, stručně popisuje princip jejich činnosti, simuluje a upravuje jejich řešení v prostředí Matlab. Mezi studované metody synchronizace a sledování fáze nosného signálu patří Costasová smyčka a smyčka fázového závěsu. Za účelem kmitočtové synchronizace a sledování kmitočtového ofsetu jsou to ML estimátor a kvadrikorelátor. Sympatická je tady snaha studenta o odvození vlastního řešení, která ale podle mého názoru, nemá dostatečnou úroveň jak z pohledu rešerše dostupných řešení, tak následného kvalitativního zhodnocení jejich vlastností. Ze simulovaných metod nakonec pro následnou implementaci diplomant vybírá Costasovou smyčku a ML estimátor pro signály L1 C/A a metódu PLL společně s kvadrikorelátorem pro signál E1-OS. Vedle těchto principiálních algoritmů je student nucen řešit několik vedlejších technických problémů - zejména dodatečnou číslicovou filtraci chybových signálů, detekci fázové a frekvenční synchronizace, dekódování demodulovaného signálu apod. Ve všech studovaných problémech diplomant projevuje zájem a dobrou orientaci v problematice, správně používá technické výrazy a vyvozuje vhodná technická řešení. Slabším místem této kapitoly je z mého pohledu chybějící podrobnější kvalitativní analýza synchronizačních algoritmů. Student na několika místech pronáší subjektivní hodnocení algoritmů typu: vhodnější se jeví; nebyl shledán negativní vliv; drobnou nevýhodou je ne zcela maximální odolnost vůči nízkému poměru SNR, atd. Svědčí to o podrobném seznámení se studenta s chováním algoritmů a demonstruje správnou funkčnost řešení, neříká to ale mnoho o jeho kvalitativní výkonnosti. V této souvislosti bych si dovolil studenta také upozornit na nepřesné vyjadřování typu kvalitní signál, slabý/silný signál, s dosti slabým signálem, nejoptimálnější apod. Čtvrtá kapitola je věnovaná popisu implementace jednotlivých algoritmů a jejich optimalizaci pro cílovou platformu programovatelné logiky, FPGA. Autor implementuje zvolené řešení a hodnotí jeho implementační náročnost. Výsledná implementace z mého pohledu přirozeně odpovídá nižším praktickým zkušenostem studenta s návrhem rozsáhlejších systémů. Na druhé straně oceňuji, že student dokázal praktickou implementaci dopracovat do funkčního řešení a výsledky porovnal s výsledky generovanými ze simulací v Matlabu. Přes uvedené drobné výhrady lze diplomový projekt považovat za velmi dobrou ukázku inženýrského projektu z praxe, jehož řešení vyžaduje použití současných technologií a pokročilých vývojových prostředí. Diplomová práce Bc. Petra Jedličky naplnila požadavky zadání a kritéria kvalitní diplomové práce, proto ji doporučuji k obhajobě.
eVSKP id 126117