KONDYS, D. Realizace digitálního obvodu pro vysokorychlostní síťovou komunikaci v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.
Student během řešení práce aktivně přistupoval k realizaci návrhu a implementaci všech navržených částí. Problematiku pečlivě nastudoval a následně konzultoval jednotlivé kroky návrhu a implementace jak s vedoucím práce, tak s externím konzultantem z CESNET (posudek je v příloze). Student pracoval s dostupnými zdroji literatury, které do práce zahrnul – celkem 48 zdrojů. Praktická část je plně funkční a je použitelná v reálném zapojení. Diplomová práce je kvalitně a pečlivě zpracovaná, je vhodně strukturovaná a srozumitelná, doplněna o obrázky a schémata. Odbornost práce je vysoká. Zadání práce je v plném rozsahu splněno. Práci hodnotím známkou A, 99 bodů.
Diplomová práca spracúva tému vysokorýchlostnej komunikácie na platforme FPGA, konkrétne sa zaoberá implementáciou vysokorýchlostnej komunikácie štandardu Ethernet až do rýchlostí 400Gb/s na high-endové FPGA čipy spoločnosti Intel - Stratix 10 a Agilex. Práca je dobre štrukturovaná. V úvode sa zameriava na analýzu a zoznámenie sa so štandardom Ethernet, následne cieľovými FPGA čipmi a do detailu rozpracováva možnosti použitia ich hard-IP jadier ktoré budú následne pri realizácii implementácie využívané, konkrétne sa jedná o F-tile a E-tile. V poslednej časti teoretického úvodu sa zaoberá popisom platformy NDK do ktorej bude následná implementácia vložená. Popisuje jej architektúru a jednotlivé súčasti. Spracovanie teoretickej časti ako aj samotného dokumentu je na vysokej úrovni a nepostrehol som žiadne nedostatky. Praktická časť sa zaoberá samotnou implementáciou vysoko-rýchlostného sieťového modulu sprostredkovávajúceho komunikáciu medzi sieťovými rozhraniami typu Ethernet a FPGA čipom za použitia hard-ip jadier. Spočiatku popisuje architektúru návrhu a samotnej implementácie jadra sieťového modulu. Následne popisuje využitie hard-ip jadier, ich konfiguráciu a použitie v sieťovom module ako aj integráciu do NDK. Posledná časť sa zaoberá komponentou logiky a možnosťou jej konfigurácie a komunikácie so softwarovou časťou pomocou MI zbernice. Výsledky tejto časti boli zverifikované pomocou verifikačného prostredia a následne aj nasadením a testovaním na reálnom hardware s kladným výsledkom. Práca obsahuje podrobný popis verifikačného prostredia a testovacieho prostredia na hardware aj so samotnými výsledkami pre rôzne sieťové rýchlosti. Priložené zdrojové kódy praktickej implementácie spĺňajú zaužívané štandardy a taktiež pokrývajú kompletné zadanie plánovaný a výstup práce. Rozsah a prínos vytvorenej práce, jak teoretickej tak praktickej časti je na veľmi vysokej úrovni. Taktiež veľmi prispieva k úspešnej realizácii 400GE sietovej karty od CESNETU a teda výstup práce bude reálne používaný v praxi čo hodnotím veľmi kladne.
eVSKP id 141367