JAGLA, L. Adaptace digitálního předzkreslovače pro linearizaci zesilovačů s použitím komparátoru [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.
Cílem práce bylo navrhnout a implementovat systém pro digitální předzkreslovač, který má ve zpětné vazbě místo klasických A/D převodníků vzorkujících IQ demodulované signály A/D převodník s detekcí přeběhu přes nastavenou referenční úroveň. Při adaptaci předzkreslovače se využívá možnosti řídkého vzorkování. Student Lukáš Jagla navrhl a realizoval ve své práci zapojení s velmi rychlým komparátorem pro realizaci A/D převodníku s detekcí přeběhu. Zapojení obsahuje demodulátor, obvod pro generování hodinových signálů, komparátor a obvod pro přesné zachycení času přeběhu. Celé zapojení se studentovi povedlo oživit. Student dále navrhl a implementoval firmware do FPGA, který se stará o nakonfigurování celého systému, vysílání signálu v základním pásmu a zachytávání časů hran na výstupu komparátoru. Navržený systém je bohužel limitován počtem vysílaných vzorků na 65 536, jelikož se nepovedlo zprovoznit externí DDR paměť, což ale nepovažuji za podstatnou překážku v použitelnosti řešení. Hlavní výtku vůči prezentovanému řešení mám vůči omezeným možnostem nastavení. Většina nastavení je pevně zakódována do FPGA a v současné době není možná jejich snadná úprava na běžícím hardwaru z PC. Text práce je vypracován v anglickém jazyce, úroveň jazyka je dobrá, místy se vyskytují drobné gramatické chyby. Na práci student pracoval vytrvale a pečlivě, na konzultace docházel pravidelně a respektoval všechna doporučení. Přes výše uvedené výtky, je práce na velmi dobré úrovni a bude dále využita ve výzkumu předzkreslovačů na UREL. Navrhuji hodnocení práce 90 body, tedy známkou A.
I appreciate this valuable contribution. Amplifier linearisation problem has been studied in depth for narrow to medium band systems and excellent solutions are available. However, most existing solutions quickly hit power consumption problems when they try to tackle wide to very wide bandwidth signals. Any effort to reduce the power consumption and careful trading off of power consumption and accuracy will always find quick application opportunities in industry. To this end, Mr Jagla has looked into replacing power hungry ADCs with one-bit comparators and utilised edge-time acquisition techniques to replicate the performance of multi-bit ADCs. Although I consider the overall effort quite successful, I would like to summarise my two main comments as below: 1. Tables 6.1 and 6.2 and the paragraph in between them (on p64) give confusing information. On Table 6.2, part numbers of the components whose power consumption is quoted are given, however Table 6.1 lacks this information. Also, there are a lot of additional parts and power consumption values quoted in the paragraph (p64) which blurs the readers’ mind about what is being compared with what. Tabulating all these numbers and providing a like-with-like comparison, preferably in one large table, for the entire solutions with ADCs and time acquisition would improve the outcome of the study. Additionally, some numbers from the state-of-the-art can be included for comparison. If comparable numbers aren’t available in literature, a Figure-of-Merit function can be used to normalise results of other studies and make them comparable to numbers at hand. 2. It is possible that the utilisation of the developed circuitry within an actual power amplifier linearisation loop was beyond the scope of this study. However, one still misses to see the real outcome of the study, i.e. how well it can work with a medium-to-high bandwidth signal and a (for instance) Class AB HPA in comparison to a classical solution. If there’s any way of adding such results, even if they were not performed within this study, would help make this study stand on its own as a reference document for the future engineers, students. In addition, I found that the overall text, though well written, can benefit from another round of proof reading to improve its quality and eliminate spelling and grammatical errors. I wish to congratulate Mr Jagla for this study and wish him all the success in his future career. I also congratulate his thesis supervisors and colleagues for helping Mr Jagla in producing this valuable work. Overall Grade: B (89).
eVSKP id 126126