PALUŘÍK, P. Návrh a realizace testovacího polygonu pro řízení elektrické energie v bytových domech [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.
Student vypracoval diplomovou práci na téma Návrh a realizace testovacího polygonu pro řízení elektrické energie v bytových domech. V teoretické části dostupná konkurenční řešení a jednotlivé prvky polygonu, konkrétně prvky spotřeby a výroby, zdroje dat. Následně student rozebírá jednotlivé součásti řídicí gatewaye. V rámci praktické části student navrhl první a druhý prototyp řídicích jednotek. Nakonec navrh samostatný polygon, jehož hlavní součástí je právě zmiňovaná gateway. Jedná se o rozsáhlou práci, která reaguje na současný trend v energetice a potřebě stavět obnovitelné zdroje energie. Výstupy práce budou sloužit pro testování algoritmů chytrého řízení. Řídicí gateway navržená v rámci práce je dostatečně robustní pro simulování nejrůznějších scénářů řízení. Student od začátku pravidelně konzultoval, naučil se kreslit v pro něj novém návrhovém programu a navrhnul kompletní výrobní dokumentaci pro gateway. Sám aktivně navrhoval nová řešení a některé analogové obvody simuloval v LTspice. Celkově mohly být jednotlivé části schématu více popsány, nicméně vzhledem k rozsahu práce student nejspíš vybral ty nejzajímavější části. Práce je po formální stránce na dobré úrovni, překlepy a typografické chyby se zde objevují jen zřídka. Práce byla ve všech bodech splněna. Vzhledem k výše uvedenému hodnotím práci známkou A/92.
Bc. Pavel Paluřík předložil k obhajobě velmi obsáhlou práci, která se zabývá návrhem a realizací testovacího polygonu bytového domu se zaměřením na optimální distribuci elektrické energie. K vlastní realizaci testovacího polygonu nemám připomínek. Realizační výstup je zpracován na vysoké úrovni. Je zřejmé, že z P. Paluříka bude výborný konstruktér. Návrh obvodového řešení však považuji za hodně zmateční. Text návrhu je většinou jen popisný bez konkrétních odkazů na výkresovou dokumentaci a konkrétní obvody uvedené v příloze. V řadě případů není ani zřejmé, jak konkrétní obvody uvedené v příloze diplomant navrhl. Např. u schémat v příloze označených Analog INPUT 1 a 2 nebo Analog OUTPUT 1 a 2 není známo, jaké požadavky mají presentované obvody realizovat a zejména, jak autor dospěl k hodnotám součástek. V některých případech, jako v případě obr. 4.4, kdy diplomant v textu výjimečně uvedl schéma, pak mám pochybnost, zda diplomat činnosti SD karty rozumí. Jeden z výstupů označený DAT3 není chráněn TVS diodou, k dalším třem výstupům jsou TVS diody připojeny, ale nejsou zakresleny žádné vývody k výstupnímu konektoru. Může pak vzniknout dojem, že výstupem obvodu jsou naznačené vývody z bloků s TVS diodami. Také nerozumím tomu, proč diplomat do příloh dal simulace LT spice. V celém textu se o těchto simulacích a jejich zhodnocení vůbec nezmiňuje. O simulacích se v textu diplomové práce zmiňuje jen jednou a to, že simulace LT spice jsou uvedeny v příloze. Nejvíce mne pak dojalo, když na obr. 4.5 diplomat místo schématu zapojení mikrokontroleru SMT32 uvedl fotografii pouzdra obvodu. Pokud by se uvedené nedostatky odstranily hodnotil bych práci jako vynikající, protože rozsah provedených prací jde nad rámec běžné diplomové práce.
eVSKP id 152071