BRABENEC, J. Měřicí jednotka se synchronizací protokolem PTP [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2024.
Diplomová práce navazovala na předchozí semestrální projekt a cílem práce byla implementace metody synchronizace dle standardu IEEE 1588 do vývojového kitu Digilent Cora založeného na výpočetním systému na čipu AMD Zynq řady 7000. Student se v rámci práce seznámil s možnostmi časové synchronizace vestavných systémů s využitím komunikačních sběrnic, zejména s protokolem PTP a rozebral možnosti implementace synchronizace zařízení s ohledem na úroveň podpory PTP protokolu na hardwarové úrovni. Vyzkoušel možnost využití specializovaného obvodu fyzické vrstvy Ethernetu s hardwarovou podporou časového značkování zpráv PTP ve spojení s platformou Cora pro velmi přesnou synchronizaci, kdy by ale pro kompletní implementaci bylo nutné se zaměřit na pokročilejší využití Ethernet MAC v hradlovém poli FPGA pro zpracování PTP zpráv, což přesahovalo plánovaný rozsah práce. Soustředil se tedy na softwarovou implementaci synchronizace s využitím standardního obvodu fyzické vrstvy Ethernetu dostupného na vývojové desce Cora a MAC dostupného jako periferii v SoC. V rámci praktické implementace musel diplomant upravit funkce pro zpracování PTP zpráv v kombinaci s implementovaným mechanizmem přerušení od zabudovaného MAC Ethernet kontroleru a vytvořit zdroj hodin v FPGA pomocí AXI časovače umožňující jeho syntonizaci v návaznosti na zjištěné odchylky kmitočtu synchronizovaného zařízení a referenčního zdroje hodin dostupného na síti Ethernet. Funkčnost implementace ověřil praktickými měřeními, které poskytují základní představu o dosažitelné přesnosti synchronizace zvoleným řešením. Výsledkem práce je tedy funkční implementace synchronizace zařízení protokolem PTP s využitím syntonizace zdroje hodin vytvořeného v hradlovém poli FPGA umožňující další distribuci hodinového signálu např. pro sběr dat pomocí AD převodníku. Mohu tedy zodpovědně konstatovat, že všechny vytyčené cíle byly splněny. K formálnímu zpracování diplomové práce nemám připomínky, má odpovídající rozsah i jazykovou úroveň. Student věnoval řešení práce dostatek času, ale vzhledem ke komplikacím při implementaci některých částí firmware se závěrem dostal do mírné časové tísně a nebylo tak možné přesnost synchronizace metrologicky ověřit s využitím přesnějšího čítače dostupného v laboratoři, což by zvýšilo věrohodnost výsledků praktických měření. Postup prací prezentoval na pravidelných konzultacích, na které byl vždy připraven s konkrétními dotazy. Kladně hodnotím zejména diplomantův aktivní přístup ke zpracování zadaného úkolu, schopnost zorientovat se v komplikovaných vývojových prostředcích pro platformu AMD Zynq a úspěšně překonat určité překážky, na které při vývoji bezesporu narazil. Celkový přístup studenta, pochopení dané problematiky, využití poměrně složitých vývojových nástrojů pro programování komplexního vestavného zařízení a v neposlední řadě i úspěšná implementace zadané metody synchronizace jednoznačně svědčí o inženýrských schopnostech studenta a navrhuji hodnocení předložené práce stupněm výborně A/96.
Práce bakaláře Josefa Brabence o rozsahu 66 stran textu obsahuje cca 1/3 rešerše a zbytek praktické realizace. Práce svým rozsahem odpovídá průměrné zátěži kladené na studenta UAMT. Student používá literaturu, která je dobře citována. Práci mohu označit jako původní. Práce má dobrou formální úroveň, se stoupajícím počtem překlepů a gramatických chyb v závislosti na vzdálenosti kapitoly od počátku. Práce je členěna logicky. Student nejprve popisuje principy časové synchronizace a dostupné elektronické části, na kterých založil svou práci. Následuje pasáž věnovaná fyzické realizaci do systému Cora Z7-07S a Cora Z7-10. Poslední pasáž popisuje vlastní měření realizovaného PTP klienta v obou deskách a vlastní zhodnocení výsledků. Student se dopustil přílišného zjednodušení měřicího řetězce při popisu testů vlastního zařízení, zejména absencí předpokládané nejistoty měření času mezi událostmi indikovanými s pomocí Saleale Logic Pro 16. Student nepřiložil naměřené hodnoty do odevzdaného balíku hodnot, ani skript sloužící k analýze, nelze tak zjistit jak byl analyzátor nastaven. Výrobce uvádí vzorkování 500MSa/s a v průběžném režimu měření je obvyklé, že se řádově snižuje. To implikuje základní vzdálenost mezi vzorky 2ns (resp 20ns) a změřená hodnota časového posuvu mezi těmisto signály tudíž nemůže být přesnější než tento krok. Studentem změřené hodnoty a uvedené v závěru tedy vypadají, jako by byly změřeny přesně, na dvě desetinná místa, přičemž absolutní nejistota měření bude odpovídat řádově jednotkám až desítkám ns. Text práce je povšechně popisný, kde student popisuje postup, vedoucí k výsledné konfiguraci, místo aby popisoval důvody realizace. Klasický popis "udělá se to kliknutím na fajfku..." (str 50 dole) by neměl být součástí práce tohoto typu. Některé obrázky se opakují (5.1 / 5.3). Někdy student bojuje více či méně úspěšně s dostupnými vývojovými nástroji, výsledek vypadá že nebude znovu realizovatelný příští rok s novým nástrojem. I přes toto opomenutí se práce jeví jako zdařilá. I přes všechny výtky je obsah práce využitelný v praxi, minimálně jako startovní bod pro vlastní implementaci. Student i přes výhrady splnil zadání ve všech bodech. Z práce usuzuji, že student získal znalosti v oblastech počítačové komunikace, distribuce času, programování v jazyce C, a konfigurace existujících systémů FPGA. Práce svědčí o inženýrských schopnostech studenta. Práci doporučuji k obhajobě.
eVSKP id 160089