VYKYDAL, L. Mikroprogramem řízený RAM BIST [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.
Úkolem studenta bylo navrhnout, implementovat a zverifikovat mikroprogramem řízený RAM BIST pro MARCH a SMARCH algoritmy. Tento úkol student splnil dle zadání diplomové práce. Výsledkem jeho práce je aplikace mbistgen, která na základě modelu paměti a popisu MARCH/SMARCH algoritmu vygeneruje RAM BIST s mikroprogramem. Student v průběhu diplomové práce přistupoval k zadání samostatně a cílevědomě. Konzultaci využíval jen k diskusi základní koncepce. V teoretické časti shrnul základní specifikaci MARCH a SMARCH algoritmu. Následně v praktické části navrhl architekturu RAM BIST-u a testovacího rozhraní. Pro optimalizaci velikosti BIST kontroléru se zaměřil na použití CFSR čítače a optimální zápis mikroprogramu. Praktická část práce obsahuje i verifikační prostředí pro automatickou simulaci vygenerovaných RAM BIST-u. Za jedinou slabší stránku práce považuji formální úpravu zdrojových souborů, které obsahují zakomentované části kódu, které nepatří k diplomové práci. Posudek vypracoval Ing. Miroslav Kašša, konzultant diplomové práce.
Hlavním přínosem navrženého řešení diplomové práce je návrh generátoru RAM BIST kontroléru generujícím MARCH algoritmy a architektury řízené mikroprogramem, které bude možno použít pro implementaci BIST v integrovaných obvodech integrujících RAM paměti. Diplomová práce v úvodu rozebírá známé typy poruch, které se mohou vyskytovat u jednotlivých druhů pamětí, a uvádí přehled používaným testovacích algoritmů v BIST. Hlavní část diplomové práce se pak věnuje samotnému řešení a popisu výsledného generátoru BIST kontroléru a navrženého sequenceru pro zpracování mikrokódu. U popisu struktur čítačů se zpětnovazebnými posuvnými registry je možná až příliš detailně rozpracován teoretický popis matematických vztahů jednotlivých čítačů. Při návrhu ať již generátoru BIST struktury a kontroléru tak při verifikaci výsledného VHDL kódu byly použity moderní metodologie a postupy. Toto lze například vidět u použití jazyka SystemVerilog ve verifikačním prostředí nebo u sofistikovaného využití šablon specifikujících parametry pamětí a konfiguraci BIST. V diplomové práci se nevyskytují nepřesnosti. Malé nejasnosti jsou pouze u chybějícího popisu rozhraní MAI bloku v obrázku 4.1, kde dále v textu chybí reference nebo popis signálů/rozhraní se jmény „Paměť“ a „Digitál“. Popis mikrokódu a jeho zápisu v kapitole 4.2 je také poměrně stručný. Diplomová práce je po jazykové i odborné stránce stejně tak jako navržené řešení na velmi vysoké úrovni. Diplomant svým řešením a přístupem nabízí systém generování BIST struktur, který lze použít při návrhu komerčních integrovaných obvodů a který je do jisté míry alternativou k placeným nástrojům pro implementaci BIST struktur. Toto inženýrské dílo určitě najde praktické využití ve firmách zabývajících se návrhem integrovaných obvodů.
eVSKP id 102242