PIŠL, A. Jádro obvodu FPGA pro zobrazení dat na monitoru prostřednictvím portu VGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2008.

Posudek vedoucího

Kubíček, Michal

Student se aktivně věnoval řešení diplomového projektu a výsledky své práce pravidelně konzultoval. Seznámil se s technikou programování obvodů PLD od popisu jejich funkce v jazyku VHDL po jejich implementaci ve vývojovém prostředí Xilinx ISE. Plně implementoval požadovaný modul do obvodu FPGA a jeho funkci demonstroval na aplikaci terminálového typu s využitím sériového portu. Nemalou součástí práce je také vytvořený bitmapový font pro zobrazení textu na ploše monitoru.

Posudek oponenta

Kováč, Michal

Student přehledně zpracoval téma hradlových polí FPGA, zobrazovacího standardu VGA a komunikačního standardu UART. Student navrhl a vytvořil modul obrazového adaptéru v obvodě FPGA, který pracuje buď v textovém režimu nebo v grafickém režimu. V textovém režimu se zadávají znaky pomocí sériového rozhraní RS232 z klávesnice počítače a v grafickém režimu se generuje testovací obrazec z paměti FPGA. Po formální stránce je práce zpracovaná kvalitně až na pár překlepů. Druhý odstavec "Použité technologie" není štastně definovaný, spíš by se hodilo "Použité standardy". Termín "FPGA sériový port" uveden v klíčových slovech se v oblasti FPGA nepoužívá. Obrázky simulácí nejsou dobře čitelné. Přehled výsledků se zdá být příliš stručný bez popisu. V literatuře chybí odkaz na zdroj VGA standardu mimo vlastní předcházející práci. Student i přes tyto drobné výtky vypracoval kvalitní technickou práci, která dostatečně splňuje zadání.

eVSKP id 14602