Kompilace prováděna v linuxovém prostředí s kompilátorem Intel HLS 19.4 Pro edition.
Pro kompilaci je nutné mít stažený a nainstalovaný Quartus Prime 19.4 Pro Edition.

MAKEFILE
Pozor:
	testováno pouze v linuxovém prostředí

Pro kompilaci vložte Makefile do složky kde se nachází main.cpp komponentou a v dané
složce spusťte příkazy pro kompilaci v rámci Intel HLS prostředí:
	intel_sim - kompilace a simulace
	intel_cosim - syntéza a ko-simulace
	quartus_com - syntéza do RTL
Případný atribut pro uložení do řešení je s=N, kde N je číslo řešení, do kterého jsou
výsledky uloženy. Příklad volání, kdy výsledky jsou následně uloženy do řešení 1, tedy
solutin_1:
	make intel_sim s=1

VSIM.TCL
Pozor:
	ve vsim.tcl je nejprve nutné změnit cesty
	funguje pouze na linuxovém zařízení
	používá soubory .do

Pro použití skriptu, jenž otevírá harmonogram signálů v Modelsim vložte skirpt do 
složky, kde se nachází main.cpp. následně spusťte ModelSim, vložte do příkazového
řádku ModelSim následující příkaz:
	source ./vsim.tcl
Následně se navigujte do příkazového řádku shell, kde napište číslo řešení, které
chcete otevřít. V případě zadání hodnoty 0 se otevřou všechny harmonogramy signálů.

OPEN_REPORTS.BATCH
Pozor:
	funguje pouze v prostředí windows
	je nutné nejprve změnit cesty

Skript v průběhu pokladá otázky, není tedy nuntné vysvětlení k práci.

Pozn.: Komponenta na kterou byla kompilace prováděna
	Target FPGA part name:   10AX115U1F45I1SG
	Target FPGA family name: Arria10
	Target FPGA speed grade: -1