OTISK, L. Využití techniky C2H při implementaci algoritmů pro FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2012.
Cílem diplomové práce bylo realizovat algoritmy pro zpracování signálů s využitím překladače C2H od společnosti Altera a ověřit účinnost a efektivitu návrhu. Cílovou platformou pro testování byl modul NIOS 2 Embedded evaluation Kit, Cyclone 3 Edition s hradlovým polem Cyclone 3 a dedikovanou pamětí DDR. Pro splnění zadání bylo nutné se seznámit se všemi periferiemi systému, což je úkol časově náročný, dále bylo třeba nastudovat filozofii překladače C2H a připojením k periferním zařízením. Diplomant ke své práci přistupoval aktivně, odpovědně a s plným nasazením. Na vlastní realizaci projektu pracoval samostatně a řešenou problematiku v případě nutnosti konzultoval. Klasifikace: Diplomovou práci hodnotím známkou B.
Diplomová práce se zabývá technikou C2H, která popisuje chování hardwaru v jazyce C, a jejím využití při implementaci algoritmů pro FPGA. Součástí práce je návrh struktur číslicových filtrů FIR a IIR a filtrů pro zpracování obrazu a jejich implementace v hradlovém poli Altera spolu s diskuzí výsledků. Pro splnění tohoto úkolu prokázal diplomant schopnost nastudovat problematiku hradlové pole FPGA firmy Altera, logické obvody a sítě, jazyk VHDL a prostředí Quartus (spolu s C2H kompilátorem) a SOPC Builder a také algoritmy pro zpracování signálů. Rozvedena je především problematika a zpracovávání jednorozměrných signálů a jejich implementace. Práce je správně logicky rozdělena do kapitol. V úvodu práce pan Otisk popisuje vlastnosti C2H a potřebné nástroje pro její použití. Dále popisuje problematiku hardwarového akcelerátoru a jeho propojení s procesorem. V dalších kapitolách popisuje použitý vývojový kit a podává podrobný výklad o zpracovávání signálů (důraz je kladen především na číslicové filtry FIR a IIR). V praktické části jsou popsány realizace navržených filtrů spolu s jejich podrobným srovnáním podle mnoha aspektů (využití prostředků v FPGA, pracovní frekvence a složitosti implementace). Byla provedena implementace také obrazového filtru, která sice nedosahovala urychlení výpočtu, ale diplomant problém správně odůvodnil a navrhl řešení, které ale z časových důvodů již nestihl implementovat. Práci lze vytknout pouze drobné formální nedostatky, např. neúplný popis symbolů v uvedených vztazích (1), a také výskyt drobných nedostatků v textu – chybějící interpunkční znaménka a překlepy. I přes drobné výhrady předložená práce splňuje všechny body zadání a svědčí o inženýrských schopnostech diplomanta.
eVSKP id 52567